xxx芯片概要设计模板.doc

项目名称 XXX芯片概要设计 文件编号 xxxx 版本 1.1 版本记录： 版本 日期 修改者 修订内容 1.0 2010-5-27 安丰军 创建此文件 1.1 2010-7-13 安丰军 根据评审结果修改 目录 目录 - 3 - 1 XXX芯片介绍 - 5 - 2 XXX芯片综述 - 6 - 2.1 XXX芯片应用环境 - 6 - 2.2 XXX芯片功能简述 - 6 - 2.3 XXX芯片的内部功能模块划分 - 6 - 2.4 XXX芯片的内部功能模块结构图 - 6 - 2.5 XXX芯片处理流程 - 7 - 2.5.1 处理流程一简介 - 7 - 2.5.2 处理流程二简介 - 7 - 3 XXX芯片管脚信号定义 - 8 - 3.1 XXX芯片管脚定义 - 8 - 3.2 XXX芯片外部接口 - 8 - 3.2.1 外部接口一介绍 - 8 - 3.2.2 外部接口二介绍 - 9 - 4 模块结构详细说明 - 10 - 4.1 一级模块一 - 10 - 4.1.1 功能描述 - 10 - 4.1.2 接口说明 - 10 - 4.1.3 实现说明 - 10 - 4.1.4 表项/寄存器设置 - 10 - 4.1.5 重要资源使用情况说明 - 10 - 4.2 一级模块二 - 11 - 4.2.1 功能描述 - 11 - 4.2.2 接口说明 - 11 - 4.2.3 实现说明 - 11 - 4.2.4 表项/寄存器设置 - 11 - 4.2.5 重要资源使用情况说明 - 11 - 5 参考资料 - 12 - 6 附录一：XXXX - 13 - XXX芯片介绍 {简要介绍一下芯片研发的具体项目、背景、使用环境、芯片类型等；说明选型依据，至少对比两款芯片}。 XXX芯片综述 XXX芯片应用环境 {简要介绍一下芯片的使用环境，要有框图，要说明和外部的接口}。例如 图 21射频模块原理框图 XXX芯片功能简述 {简要介绍一下芯片的主要功能}。 XXX芯片的内部功能模块划分 {简要介绍一下芯片的模块划分，至少细化到一级模块}。例如 XXX芯片的内部功能模块结构图 {芯片一级框图的结构框图}。 图22 RF_FPGASX35T芯片内部模块结构图 XXX芯片处理流程 {简要介绍一下芯片的主要处理流程、工作时序等}。 处理流程一简介 {说明处理流程一}。 处理流程二简介 {说明处理流程二}。 XXX芯片管脚信号定义 XXX芯片管脚定义 {管脚的电气特性、特殊处理（如上拉/下拉、阻抗匹配等）等需要特殊说明的部分在“3.2 XXX芯片外部接口”相应章节予以说明；信号的命名应当表明高有效or低有效，并有相应的文字说明}。 XXX芯片管脚信号定义如下表所示。 表 31 XXX芯片管脚信号定义 信号名称 位宽 类型 电平 说明 位置 时钟/复位信号接口 clk_1 1 IN LVCMOS33 输入时钟一，频率xxM AB15 clk_2 1 IN LVCMOS33 输入时钟二，频率xxM Y21 rst_1 1 IN LVCMOS33 复位信号一 AF23 外部接口一 interface1_sig_1 16 IO LVCMOS25 地址数据复用信号 AE18,AD18,AF17,AE17 AE16,AD16,AF15,AE15 AD15,AF14,AD14,AF13 AD13,AE13,AB7,AE6 interface1_sig_2 1 OUT LVCMOS33 本地端请求数据中止信号 AF22 interface1_sig_3 1 IN LVCMOS33 本地端就绪指示信号 AC22 外部接口二 Interface2_sig_1 16 IO SSTL18_II 地址数据复用信号 AE18,AD18,AF17,AE17 AE16,AD16,AF15,AE15 AD15,AF14,AD14,AF13 AD13,AE13,AB7,AE6 Interface2_sig_2 1 OUT SSTL18_II 本地端请求数据中止信号 AF22 Interface2_sig_3 1 IN SSTL18_II 本地端就绪指示信号 AC22 {注意信号名称定义要符合《FPGA编码规范》，按照不同的组别进行信号分类}。 XXX芯片外部接口 外部接口一介绍 {接收芯片的外部接口一，要有管脚定义、时序图、操作指南、参考文档/设计等}。 外部接口二介绍 {接收芯片的外部接口二，要有管脚定义、时序图、操作指南、参考文档/设计等}。 模块结构详细说明 一级模块一 功能描述 {简要介绍一下该模块的功能}。 接口说明 表41一级模块一信号定义 信号名称 位宽 类型 说明 外部接口 clk_1 1 I