相位差的函数-Read.PPT

课题六 反馈控制电路 任务三 锁相环路 锁相环路的基本工作原理 锁相环路的性能分析 集成锁相环路及其应用 1、锁相环路的基本原理 组成框图 2、锁相环路的性能分析 鉴相器的电路模型 环路滤波器的电路模型 压控振荡器的电路模型 锁相环的相位模型及环路方程 捕捉过程 跟踪过程 锁相环的基本特性 鉴相器的电路模型 1.鉴相器的输出电压是ui(t)和uo(t)相位差的函数 。 2.典型的乘积型鉴相器中，鉴相器的低频分量输出为： ud(t)=Ad sinΦe(t)其中Φe(t)=Φi(t)-Φo(t) 环路滤波器的电路模型 微分方程 ： uc(t)=AF(p)ud(t) 压控振荡器的电路模型 压控振荡器的特性可用调频特性来表示 锁相环的相位模型及环路方程 锁相环的相位模型 捕捉过程—环路由失锁进入锁定的过程 Δωi 较小→ud(t) 能顺利通过LF得到uC(t) →控制VCO→环路锁定 跟踪过程—环路维持锁定的过程 能够维持环路锁定所允许的最大固有频差|Δωi| ，称为锁相环路的跟踪带或同步带。 锁相环的基本特性 环路锁定后，输出信号与输入信号频率相等，没有剩余频差（有微小固定相差） 3、集成锁相环路及其应用 集成锁相环简介 集成锁相环按其内部电路结构可分为 ?模拟锁相环和数字锁相环 集成锁相环按其用途可分为 ?通用型和专用型 集成锁相环按其工作频率可分为 ?低频（1MHz以下）、高频（1~30MHz）和超高频（30MHz以上） 几种通用的集成锁相环 ? L565（低频）、L562（高频）和L564（超高频） 应用之一：锁相倍频、分频与混频 倍频电路框图 应用之二：锁相调频和鉴频 锁相环调频 应用之三：调幅波的同步检波 原理框图 应用之四：彩色电视色副载波的提取 原理框图 应用之五：锁相接收机 原理框图 频率合成器的主要技术指标 频率范围 ——频率合成器的工作频率范围 频率间隔 ——相邻频率之间的最小间隔，又称分辨力 频率转换时间 ——从一个工作频率转换到另一个工作频率，并达到稳定工作所需要的时间 频率稳定度与准确度 稳定度——在一定时间内频率偏差标称频率的程度 准确度——实际工作频率与标称频率之间的偏差 频谱纯度——输出信号接的正弦波的程度 单环式锁相频率合成器 由晶体振荡器产生标准频率源fs，经参考分频器R分频后，得到 参考频率fr = fs /R 送到鉴相器的一输入端，VCO输出频率fo经N分 频后送到鉴相器的二输入端 。环路锁定时有fr=fo /N，因此VCO 输出信号频率为fo = N fS /R= N fr 。即输出信号频率fo为输入参考 信号频率fr的N倍，改变N(分频系数)就可得到不同频率的输出 频率合成器实例 ?由CD4046组成的频率合成器： 单环式频率合成器存在的问题 减小输出频率间隔和减小频率转换时间是矛盾的 。要减小输出频率间隔，就必须减小输入参考频率fr。因环路滤波器的带宽必须小于参考频率，因而环路滤波器的带宽也要压缩。环路的捕捉时间或跟踪时间就要加长，即频率合成器的频率转换时间加大。 锁相环路内接入分频器后，其环路增益将下降为原来的1/N。当要求频率间隔很小时，其分频比N的变化范围将很大，导致环路增益也大幅度的变化，从而影响到环路的动态工作性能。 可编程分频器的分频比的数目决定了合成器输出信道的数目，而程序分频的输入频率就是合成器的输出频率。由于可编程分频器的工作频率比较低，无法满足大多数通信系统中工作频率高的要求。 多环式锁相频率合成器 上图为三环频率合成器组成框图。它由三个锁相环路 组成。环路A和B为单环频率合成器，环C为混频环。 吞脉冲程序分频器 工作原理：设计数开始时模式控制输出1，双模前置分频器和两计数器在输入脉冲作用下同时计数，当辅助计数器计满A个脉冲后模式控制电路输出低电平0，辅助计数器停止计数，同时使双模前置分频器分频比变为P。然后继续工作，主计数器也 吞脉冲频率合成器 上图是用吞脉冲程序分频器构成的吞脉冲频率合成器，其输出信号频率为：f0=(PN+A)fr 可见： fo提高了P倍，而频率间隔仍保持为fr 。 用MC145146构成的吞脉冲频率合成器 小结 锁相环路是利用相位的调节，以消除频率误差的自动控制系统，它由鉴相器、环路滤波器、压控振荡器等组成。 在锁相环路中，由失锁进入锁定的过程称为捕捉过程；环路通过自身的调节来维持锁定的，称为跟踪过程。捕捉特性可用捕捉带来描述，跟踪特性可用同步带来描述。 锁相频率合成是用锁相技术间接合成高稳定度频率的合成方法，它由基准频率产生器和锁相环路两部分构成。 * ui(t)和VCO的uo(t) 在PD中进行比较，PD输出的误差电压ud(t)是二者相位差的函数。如果两