十进制加法器的设计.docVIP

课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 学生姓名 专业（班级） 设计题目 十进制加法器 设 计 技 术 参 数 ●在数码管上显示加数、被加数和结果 ●设置加数和被加数，当加数和被加数超过9时均按0处理 设 计 要 求 ●在4个静态数码管显示加数、被加数和结果 ●分别用4个拨码开关设置加数和被加数 工 作 量 ●学会使用Max+PlusII软件和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计指导书》. 指导教师签字 基层教学单位主任签字 说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。 2011年3 月17 日 目 录 第1章 设计说明 ………………………………………………3 第2章 原理图 ……………………………………………………3 2.1模块介绍………………………………………………………………………3 2.2总原理图………………………………………………………………………4 第3章 波形图…………………………………………………5 第4章 管脚锁定及硬件连线……………………………………6 第5结…………………………………………………………………………………6 参考文献 ……………………………………………………………7 评审意见表…………………………………………………………8 第一章 设计说明 1.1 设计思路：先用两个7448输入四位二进制表示的加数和被加数。7448是四位数据比较器，，通过比较器实现当加数和被加数大于9时均按0处理，再通过两个74283相连接成的四位全加器得到输出进而再显示到数码管上。 第二章 原理图 2．1 模块介绍 2．1．1比较器 功能介绍：实现加数和被加数大于9时均按0处理。 2．1．2全加器 功能介绍：74283是四位超前进位全加器，通过两个全加器和两个或门.一个与门实现结果是用四位二进制数表示的一位十进制数。 2．1．3位控位 功能介绍：位控位与扩展板的对应位置相连，并且其为高电平时该数码管才有效选中！ 2．2总原理图 简介：用两个7485数据选择器输入加数和被加数，再连接一个二—十进制加法器，另外连接数码显示管和位控开关可得整体电路。 A1~A4拨码输入 B1~B4拨码输入 C1~C4数码显示 D1~D4数码显示 J控位 F1~F4输出个位数码显示 E4~E1输出十位数码显示 手动控制拨码，J为高电平时数码管才有效选中。输入两个加数，得到相应的输出。输入过9则显示0。输出十位数由进位控制。 第三章 波形图 第四章 管脚锁定及硬件连线第五章 总结 参考文献 1 《数字电子技术基础》.阎石主编.高等教育出版社. 2 《EDA课程设计指导书》. 课程设计评审意见表 指导教师评语： 平时成绩： 指导教师签字： 图面及其它成绩： 答辩小组评语： 答辩成绩： 组长签字： 课程设计综合成绩： 答辩小组成员签字： 课程设计说明书 第 5 页 共 8 页