一种高速高精度全差分采样保持电路ASIC设计.ppt

一种高速、高精度全差分采样保持电路的ASIC设计 片内ADC的结构选择——主流ADC发展趋势 采样保持电路在模数变换中的地位 多通道、高计数率变换需要较快的ADC变换速度 S/H将信号离散化，使后端电路仅面对固定电平，降低了孔径误差的影响，对后端电路要求降低 S/H电路是ADC动态误差的主要来源之一，对模数变换的性能影响至关重要 高速、高精度ADC要求S/H电路具有较小的精度误差（增益）和很小的建立时间（速度） 设计采样保持模块，应用在一款逐次逼近ADC设计中，实现实用性 优点 谐波 全差分电路抑制偶次谐波 开关注入效应 开关对差分支路注入等量电荷，电荷注入效应和时钟馈通效应作为共模噪声被抵消 运放失调 采样相运放失调被电容储存，读出相被抵消。运放失调被自动消零 电容匹配性 电容值仅影响采样速度，完全建立后采样信号同电容值无关 读出相未发生电荷转移，保持信号同电容值也无关 电容不需要精确匹配即能保证差分特性 改进和总结 采样保持电路的初步设计是成功的 可以供10bit以内的ADC作为高速采样保持模块集成应用 改进考虑： 采样开关可以采用自举开关形式，进一步降低开关导通电阻随输入信号的变化，提高动态性能 采样保持运放的结构可以做进一步优化 片外尚需全差分驱动运放，可以考虑片内集成该驱动单元 Thank you！ 2010年 8月14日 中国科学院高能物理研究所 魏微 中国科学院“核探测技术与核电子学”重点实验室 * 主要内容 设计需求 结构选择 工作原理 设计指标 整体设计 仿真结果 部分测试结果 改进方案 * 高能物理中的模数变换器 典型的高能物理读出电子学系统 特殊需求： 多通道：64~128通道 低功耗：探测器端、总体消耗、散热？ 较高的精度、合适的速度 业界没有高能物理专用的ADC，一直只能采用其他类型替代 物理信号同计算机信号的最终接口，模数混合器件 设计困难，经常受到禁运等因素的限制 * 多通道模数变换 片外ADC：需引出模拟信号 电缆连接，波形读出 电缆驱动，阻性负载，功耗很大 不适合多通道集成 ——基于分立元件的前端读出方式 片上高速ADC：无驱动问题 多路开关，电平读出 模拟电平读出，功耗大大降低 切换的死时间需要高速ADC ——基于集成电路的前端读出方式 FLASH 多通道变换需要合适的精度，较快的速度 Σ-Δ：精度高、速度太慢 Pipeline：功耗、面积 Flash：功耗、面积太大，精度低 逐次逼近：精度速度都比较合适、功耗低 * 主要内容 设计需求 结构选择 工作原理 设计指标 整体设计 仿真结果 部分测试结果 改进方案 整体结构和工作原理 全差分采样保持电路，驱动后级逐次逼近ADC单元 工作原理： 复位： Φ1闭合，运放建立工作点，电容上极板电荷清零 采样： Φ1d闭合，电容充电，输入信号被采样 保持读出： Φ2闭合，其他断开，电容下极板翻转到输出端，作为运放反馈路径进行信号读出 需采用两相不交叠时钟，防止交替过程中电荷泄放 辅助开关Φ1、 _Φ2： 反馈开关尺寸失配将导致注入到输入端的电荷不一致 添加辅助开关消除有限电荷注入失配的影响 采样开关 采样开关导通电阻决定采样速率 采用CMOS开关降低导通电阻 导通电阻随输入信号电平而变化，导致谐波失真 选择开关合适的宽长比比例，使导通电阻随输入电平变化较较为平坦 * 全差分采样保持运放设计 三个部分： 运放主体：两级增益 连续时间共模反馈 开关电容共模反馈 * 性能要求： 开环增益80dB 单位增益带宽100MHz 负载电容6p 建立时间小于20ns 结构考虑 采用两级结构：增益要求80dB，单级难以实现；建立时间小于20ns，有带宽要求 Folded Cas+Gain Boosting？ Doublet可能影响建立时间特性 Telescopic：动态范围 主运放：差分对+共源共栅 缺点：输出动态范围不如简单共源 减小vdsat保证动态范围 如果共源共栅在输入级？ 输入动态范围受限 共模反馈复杂度增加 两级结构带来共模反馈问题 纯连续时间共模反馈： 动态范围 共模探测电阻驱动能力 带宽、稳定性 无法采用单一SC cmfb 开关电容共模反馈 SC cmfb通常控制偏置节点 采用统一SC cmfb：正反馈，cmfb反馈环路需反相 两级分别采用独立的SC cmfb？ 复杂：控制逻辑、开关、电容元件多 利用部分连续时间共模反馈，复制第一级作为cmfb反相 连续时间共模反馈设计考虑 一般连续时间共模反馈问题 阻性驱动、环路稳定性、动态范围 结构选择： 直接复制输入级、低阻输出（不存在稳定性问题） 各工作点同输入级相同，容易建立 版图可统一进行，提高匹配性 环路稳定性设计考