原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
使用VHDL设计4位元位移器
使用VHDL設計—4位元位移器 通訊一甲 楊穎穆 目錄 目的 設計原理 程式 實驗結果 參考資料 目的 1. 使用VHDL設計一個4位元向右位移1位元位移器電路 2. 將電路加以模擬 3. 將程式燒錄到IC執行 4. 將以上原理撰寫成PPT格式報告交出 5. 將以上原理與操作過程講述一便並錄製成影音檔交出 設計原理 位移器主要的功用就是位移,可分為左、右位移。 程式 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity right1 is --電路內部要做的電路名稱 port( --接腳 ip:in std_logic_vector(3 downto 0); --輸入腳 ip,內部有四個位元數 op:out std_logic_vector(4 downto 0) --輸出腳 op,內部有五個位元數 ); end; architecture behav of right1 is --電路內部結構 begin process(ip) --處理影響內部訊號 ip begin op(3 downto 0)=0 ip(3 downto 1); --將輸入端的值 ip後三個位元前串上0,並搬入到op op(4)=ip(0); --將輸入端第一個值搬入到輸出端第五個位元 end process; --結束process 程式 end behav; --程式結束 實驗結果(1) 當我輸入值為“1111”時,輸出會為”0111”,ip(0)會搬入到op(4),顯示為‘1’ ,右移一位。 當我輸入值為“1001”時,輸出會為”0100”,ip(0)會搬入到op(4),顯示為‘1’ ,右移一位。 實驗結果(2) 當我輸入值為“0110”時,輸出會為”0011”,ip(0)會搬入到op(4),顯示為‘0’ ,右移一位。 當我輸入值為“1000”時,輸出會為”0100”,ip(0)會搬入到op(4),顯示為‘0’ ,右移一位。 參考資料 主要的資料內容是參考王志湖老師上課所教授的內容及“數位邏輯”這本書。 END * * 1 1 0 0 0 0 1 0 0 0 1 0 1 Ip(0)?op(4) Ip(3 downto 1)?op(3 downto 0) *
文档评论（0）