唐朔飞《计算机组成原理》精品教学：第二编 chap3.pptVIP

* * 解：从时序图看出，该总线采用异步定时协议。 当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（1）。 CPU按优先原则同意后给出授权信号BGi作为回答（2）。 BGi链式查询各设备，并上升从设备回答SACK信号证实已收到BGi信号（3）。 CPU接到SACK信号后下降BG作为回答（4）。 在总线“忙”标志BBSY为“0”情况该设备上升BBSY，表示该设备获得了总线控制权，成为控制总线的主设备（5）。 在设备用完总线后，下降BBSY和SACK（6） 释放总线。 在上述选择主设备过程中，可能现行的主从设备正在进行传送。此时需等待现行传送结束，即现行主设备下降BBSY信号后（7），新的主设备才能上升BBSY，获得总线控制权。 * * 3. 三总线结构的又一形式 3.4 局域网 系统总线 CPU Cache 局部总线 扩展总线接口 扩展总线 Modem 串行接口 SCSI 局部I/O控制器 主存 4. 四总线结构 多媒体 Modem 主存 扩展总线接口 局域网 SCSI CPU 串行接口 FAX 系统总线 局部总线 高速总线 扩展总线 图形 Cache/桥 3.4 1. 传统微型机总线结构 三、总线结构举例 3.4 存储器 SCSI Ⅱ 控制器 主存控制器 ISA、EISA 8 MHz的16位数据通路 标准总线控制器 33 MHz的32位数据通路 系统总线 多媒体 高速局域网 高性能图形 CPU … … Modem 2. VL-BUS局部总线结构 3.4 33 MHz的32位数据通路 系统总线 ISA、EISA 多媒体 高速局域网 高性能图形 图文传真 8 MHz的16位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 控制器 SCSIⅡ 控制器 VL BUS … … Modem 3. PCI 总线结构 3.4 CPU 多媒体 PCI 桥 高速局域网 高性能图形 图文传真 PCI 总线 系统总线 33 MHz的32位数据通路 8 MHz的16位数据通路 ISA、EISA 标准总线 控制器 SCSIⅡ 控制器 存储器 Modem 4. 多层 PCI 总线结构 PCI总线2 存储器 桥0 桥4 PCI设备 桥5 总线桥 桥3 桥1 设备 桥2 第一级桥 第二级桥 第三级桥 PCI总线4 PCI总线5 PCI总线3 PCI总线1 PCI总线0 存储器总线 标准总线 CPU 3.4 北桥 南桥 Pentiumu主板总线结构 总线内部结构 大多数计算机采用了分层次的多总线结构。 上图它是一个三层次的多总线结构即有CPU总线、PCI总线和ISA总线。 CPU PCI ISA 北 桥 南 桥 3.5 总线控制 一、总线判优控制 总线判优控制 分布式 集中式 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式 2. 链式查询方式 总 线 控 制 部 件 I/O接口0 … BS BR I/O接口1 I/O接口n … BG 数据线 地址线 BS －总线忙 BR－总线请求 BG－总线同意 3.5 I/O接口1 优先次序由BG线上串接部件的先后位置来确定，离中央仲裁器最近的设备具有最高优先级 优点：硬件简单，控制线少，容易扩充 缺点：对故障敏感，查询优先级固定，对离中央仲裁器远的部件不公平。 0 BS －总线忙 BR－总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 … BS BR I/O接口1 I/O接口n 设备地址 3. 计数器定时查询方式 I/O接口1 3.5 计数器 设备地址 1 各部件通过公共的BR发出请求 总线控制器收到请求，计数器开始计数 计数值通过一组(log2n条)计数地址线发向各部件 各部件与自身地址比较，相同，确定。 计数从0开始：各部件优先级与链式查询方式相同 计数从中止点开始：可设置循环优先级 计数初始值编程设定：可改变优先次序 排队器 排队器 4. 独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O接口0 I/O接口1 I/O接口n … BR0 BG0 BR1 BG1 BRn BGn BG－总线同意 BR－总线请求 3.5 每一共享部件均有一对控制线：BRi、BGi 在中央仲裁器中有一排队电路，根据一定的优先次序决定响应顺序 响应时间快，灵活，控制线多(2n) 分布式仲裁：不需要中央仲裁器，而是多个仲裁器竞争使用总线。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。 如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。