4组合逻辑电路汇编..pptVIP

4.4.5 算术运算电路 一、半加器和全加器 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 真 值 表 函数式 A+B= S (和) ? C (进位) 逻 辑 图 国 标 符 号 半加器（Half Adder） S A B =1 C Σ CO S A B C 函 数 式 2. 全加器（Full Adder） 两个 1 位二进制数相加，考虑低位进位。 A + B + Ci ( 低位进位 ) = S ( 和 ) ? Co ( 向高位进位 ) 1 0 1 1 --- A 1 1 1 0 --- B + --- 低位进位 1 0 0 1 0 1 1 1 1 真 值 表 标准 与或式 A B Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S CO A B Ci S CO 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 --- S 高位进位← 0 卡诺图 全加器（Full Adder） A BCi 0 1 00 01 11 10 1 1 1 1 S A BCi 0 1 00 01 11 10 1 1 1 1 CO 逻辑图 国标符号 加法器的应用 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Co S C B A ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码 奇偶校验器 用全加器组成八位二进制代码 奇偶校验器，电路应如何连接？ 4.1.1, 4.1.5, 4.1.6 4.2.1, 4.2.4, 4.2.7, 4.3.2, 4.3.3 ceyi10@163.com, 256512 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 等效电路由三个基本元件构成 * 此处说明电压电流等为什麽用相量形式. * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 三片 3 线- 8 线 5 线 - 24 线 （1）（2）（3） 输 出 工 禁 禁 禁 工 禁 禁 禁 工 0 0 0 1 1 0 1 1 禁 禁 禁 全为 1 74LS138 (1) Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 E1 E2 E3 Y0 Y7 Y7 74LS138 (3) Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 E1 E2 E3 Y16 Y7 Y23 74LS138 (2) Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 E1 E2 E3 Y8 Y7 Y15 A0 A1 A2 A3 A4 …… …… …… 1 ~ 3线–8线译码器的 ~ 含三变量函数的全部最小项。 Y0 Y7 基于这一点用该器件能够方便地实现三变量逻辑函数。 3、用译码器实现逻辑函数。 . . . 当E3 =1 ，E2 = E1 = 0时 用一片74HC138实现函数 首先将函数式变换为最小项之和的形式 在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数. 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出) 与非门(反变量输出) 二进制译码器的主要特点 (2)二-十进制译码器 (Binary-Coded Decimal Decoder) 将 BCD 码翻译成对应的十个输出信号 集成 4 线 –10 线译码器： 74HC42 集成二–十进制译码器 － 74HC4