数字电路逻辑设计第5章.pptVIP

第五章 时序逻辑电路 5.1 时序逻辑电路的特点及描述方法 5.2 时序逻辑电路的分析 5.3 寄存器和移位寄存器 5.4 计 数 器 5.5 序列信号发生器 5.6 时序逻辑电路的设计 5.1 时序逻辑电路的特点及描述方法 5.1.1 时序逻辑电路的 特点 5.1.2 时序逻辑电路的 描述方法 1.逻辑函数 一般需用三组逻辑函数表示： 输出函数 Z（tn）=f [X（tn），Q（tn）] 激励函数（驱动函数） W（tn）=g [X（tn），Q（tn）] 状态方程（特性方程） Q（tn+1）=h [W（tn），Q（tn）] 2.状态转换表 3.状态转换图 为了更直观地分析时序逻辑电路的功能，将输入信号和各触发器的现态、次态，与输出信号的关系用图的形式表示，即为状态转换图。 4.时序波形图 由给定的输入信号和时钟信号，根据状态表或状态图，以及触发器的触发特性，得到输出信号、触发器状态随时间变化的波形图称为时序波形图。 5.1.3 时序逻辑电路的分类 根据触发器状态变化的特点，将时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路中所有触发器的时钟端由同一时钟脉冲直接驱动，各触发器同时进行翻转。 5.2 时序逻辑电路的分析 5.2.1 同步时序逻辑电路的分析 ① 分析逻辑电路图 首先，明确时钟驱动情况，是同步还是异步时序逻辑电路。分析每个触发器的触发方式，分清输入变量和输出变量、组合电路和记忆电路部分。 ② 写出各触发器的激励函数 如果CP是由该时序逻辑电路内部形成的，还应写出各触发器CP端的激励函数。 ③ 写出相应的状态方程及输出 函数 ④ 状态转换表 （状态转换真值表） 该电路输入变量T0=1为常量，因此电路的次态和输出只取决于电路的原态。 ⑤ 状态转换图 同第四章分析触发器状态转换图一样，以圆圈表示电路的状态。 ⑥ 时序图 在时钟脉冲作用下，电路状态、输出状态随时间变化的波形图称为时序图。 ⑦ 逻辑功能 由上述分析可知，每经过16个时钟脉冲后，电路的状态循环变化一次，该电路有对时钟信号计数的功能。 5.2.2 时序逻辑电路的一般 分析步骤 由上例分析归纳出时序逻辑电路的一 般分析步骤如下： ① 观察逻辑电路图； ② 求激励函数、状态方程、输出函数； ③ 作状态表、状态图、时序波形图； ④ 描述逻辑功能。 5.2.3 异步时序逻辑电路的 分析 （1） 有效状态和偏离状态 图中0000→1001这10个状态是有用的计数状态，称为有效状态。 （2） 自启动特性 当计数器进入偏离状态1010时，经过两个时钟脉冲后，进入有效循环中的0100。 5.3 寄存器和移位寄存器 5.3.1 寄存器 寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。 图5-3-1所示是由边沿D触发器组成的4位寄存器74LS175的逻辑电路图，其输出状态仅取决于CP上升沿到达时刻的输入状态。 5.3.2 锁存器 由同步D触发器组成的寄存器，称为锁存器。图5-3-2所示是双二位锁存器74LS75的逻辑电路图。 图5-3-2 74LS75的逻辑图 5.3.3 移位寄存器 移位寄存器不但具有寄存器的功能——可以暂存数码，还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。 1.单向移存器 图5-3-3所示为由4个边沿D触发器组成的移位寄存器。 2.双向移存器 移存器不仅能进行单方向移动，通过控制信号，既能左移又能右移，构成双向移存器。 5.4 计 数 器 5.4.1 计数器的分类 计数器在数字系统中应用十分广泛，不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等等。 计数器种类很多，如果按时钟信号的触发方式分类，可分为同步计数器和异步计数器两大类； 如果按计数器中计数值的变化趋势来分类，可分为加法计数器和减法计数器。随着计数脉冲的输入，计数值既可以增加又可以减少的计数器称为可逆计数器； 如果按计数器中数字的编码方式分类，可分成二进制计数器、二—十进制计数器（如8421BCD码十进制计数器）、循环码计数器等； 如果按能计数的最大值来区分，又有七进制计数器、六十进制计数器等等。 5.4.2 同步计数器 目前常用的同步计数器芯片主要为二进制和十进制计数器。 1.4位同步二进制加法计数器 2. 同步十进制加法计数器 3.同步可逆计数器 5.4.3 异步计数器 1.异步二进制计数器 异步计数器在做加1计数时采取从低位到高位逐位进位的方式工作，如果使用下降沿触发