第2章 MCS-51单片机硬件结构汇.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章 MCS-51单片机硬件结构汇

第2章MCS-51单片机硬件结构 本章学习要点 本章主要讲述单片机的硬件结构。通过学习本章内容要求掌握MCS-51单片机内部硬件组成,管脚的定义、功能、作用,熟练掌握单片机各种存储器物理空间配置及内部特殊功能寄存器的定义、作用,掌握单片机的最小系统组成部分。 重点与难点:51单片机内部结构、存储空间、I/O端口、时钟电路、复位电路。 2.1概述 单片微型计算机 ( Single Chip Microcomputer ) 简称单片机,是指在一块芯片体上集成了中央处理器CPU、随机存储器RAM、程序存储器ROM或EPROM、定时器/计数器、中断控制器以及串行和并行I/O接口等部件,构成一个完整的微型计算机。目前,新型单片机内还有A/D及D/A转换器、高速输入/输出部件、DMA通道、浮点运算等特殊功能部件。由于它的结构和指令功能都是按工业控制要求设计的,特别适用于工业控制及其数据处理场合,因此,确切的称谓是微控制器Microcontroller,单片机只是其习惯称呼。 2.2 MCS -51单片机硬件结构 2.2.1 总体结构 MCS-51系列单片机的内部结构框图如图2-1所示。 从图2-1中可看出,MCS-51系列单片机组成结构中包含运算器、控制器、片内存储器、4个I/O口、串行口、定时器/计数器、中断系统、振荡器等功能部件。图中SP是堆栈指针寄存器,PC是程序计数器,PSW是程序状态字寄存器,DPTR是数据指针寄存器。 图2-1单片机的内部结构框图 2.2.2 中央处理器CPU 中央处理器又称CPU,是单片机的核心部件,它决定了单片机的主要功能特性。它由运算部件和控制部件两大部分组成。 1. 运算部件 运算部件是以算术逻辑单元ALU为核心,包括累加器ACC、寄存器B、暂存器、程序状态字PSW等许多部件。它能实现数据的算术逻辑运算、位变量处理和数据传输操作。 2. 控制部件 控制部件是单片机的神经中枢,它包括定时和控制电路、指令寄存器、译码器以及信息传送控制等部件。它先以主振频率为基准发出CPU的时序,对指令进行译码,然后发出各种控制信号,完成一系列定时控制的微操作,用来协调单片机内部各功能部件之间的数据传送、数据运算等操作。 2.2.3 单片机的引脚及其功能 MCS-51系列单片机芯片均为40条引脚,HMOS 工艺制造的芯片用双列直插(DIP)方式封装,其引脚示意及功能分类如图2-2所示。各引脚功能说明如下: 1. 主电源引脚 Vcc(40脚): 接+5V电源正端。 Vss(20脚): 接+5V电源地端。 2. 外接晶体引脚 XTAL1(19脚):接外部石英晶体的一端。在单片机内部,它是一个反相放大器的输入端,这个放大器构成了片内振荡器。 XTAL2(18脚):接外部石英晶体的另一端。在单片机内部,它是片内振荡器的反相放大器的输出端。 表2-1 P3口的第二功能 3. 输入/输出引脚 (1) P0口(39~32脚):P0.0~P0.7统称为P0口。在不接片外存储器或扩展I/O口时,可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时,P0口分时复用为低8位地址总线和双向数据总线。 (2) P1口(1~8脚):P1.0~P1.7统称为P1口,可作为准双向I/O口使用。对于52子系列,P1.0与P1.1还有第二功能:P1.0可用作定时器/计数器2的计数脉冲输入端T2,P1.1可用作定时器/计数器2的外部控制端T2EX。 (3) P2口(21~28脚):P2.0~P2.7统称为P2口,一般可作为准双向I/O口使用。在接有外存储器或扩展I/O口且寻址范围超过256字节时,P2口用作高8位地址总线。 (4) P3口(10~17脚):P3.0~P3.7统称为P3口。除作为准双向I/O口使用外,还可以将每一位用于第二功能,且P3口的每一条引脚均可独立定义为第一功能的输入、输出或第二功能的输入、输出。P3口的第2功能如表2-1所示。 4. 控制线 (1) ALE/ (30脚):地址锁存有效信号输出端。ALE在每个机器周期内输出两个脉冲。在访问片外程序存储器期间,下降沿用于控制锁存P0输出端的低8位地址;在不访问片外程序存储器期间,可作为对外输出的时钟脉冲或用于定时目的。 (2) (29脚):片外程序存储器读选通信号输出端,低电平有效。在从外部程序存储器读取指令或常数期间,每个

文档评论(0)

liwenhua00 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档