PCIExpressDMA参考设计.PDFVIP

使用外部DDR3 存储器的Stratix V 和Arria V GZ 器件 PCI Express DMA 参考设计 2014.11.11 AN-708 订阅 反馈 ® ® ® 使用外部DDR3 存储器的PCI Express DMA 参考设计着重于Altera Stratix V 和Arria V GZ 硬核 IP 在用于带有Avalon®存储器映射（Avalon-MM ）接口PCI Express 时的性能。本设计包含带有 Avalon-MM 接口的高性能DMA 连接到PCI Express Hard IP 和DDR3 存储控制器。它传输外部 DDR3 存储器和系统存储器间的数据。本参考设计包含基于Linux 软件的驱动程序用以设置DMA 传输。还可以使用该软件驱动程序测量并显示传输的完成情况。本参考设计允许评估PCI Express 协议在使用Avalon-MM 256-bit 接口时的性能。 相关链接 • V-系列Avalon-MM DMA 接口PCIe 解决方案用户指南 • PCI Express Base piton Revision 3.0 • 具外部DDR3 存储器的PCI Express Avalon-MM 高性能DMA 参考设计 下载参考设计以及设计软件 参考设计所包含的要素 本参考设计包含下列组件： • Linux 应用和驱动程序 • FPGA 编程文件以进行用于Gen3 x8 的Stratix V GX FPGA 开发 • 用于开发板的Quartus II 存档文件（. qar），包含SRAM 目标文件（.sof）和SignalTap II 文件 （.stp） 参考设计的功能性介绍 本参考设计包含下列组件： • 应用层是Qsys 中生成的Avalon-MM DMA 设计实例 • Stratix V Hard IP for PCI Express IP Core • 针对本参考设计的Linux 软件应用和驱动程序配置 © 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, NIOS, Quartus and Stratix words and logos are trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrants ISO performance of its FPGA and semiconductor products to current sptons in accordance with Intels standard warranty, but reserves the right to make 9001:2008 changes to any products and services at any time without