论文：基于VHDL数字频率计的设计与仿真.doc

学号 编号 研究类型 应用研究 分类号 TQ312 学士学位论文（设计） Bachelor’s Thesis 论文题目 基于VHDL数字频率计的设计与仿真 作者姓名 指导教师 所在院系 专业名称 电气工程及其自动化 完成时间 2010年5月20日  湖北师范学院学士学位论文（设计）诚信承诺书 中文题目：基于VHDL数字频率计的设计与仿真 外文题目：Digital frequency meter based on VHDL Design and Simulation 学生姓名 学 号 院系专业 控制科学与工程系 电气工程及其自动化专业 班 级 学 生 承 诺 我承诺在毕业论文（设计）活动中遵守学校有关规定，恪守学术规范，本人毕业论文（设计）内容除特别注明和引用外，均为本人观点，不存在剽窃、抄袭他人学术成果，伪造、篡改实验数据的情况。如有违规行为，我愿承担一切责任，接受学校的处理。 学生（签名）： 年 月 日 指导教师承诺 我承诺在指导学生毕业论文（设计）活动中遵守学校有关规定，恪守学术规范，经过本人核查，该生毕业论文（设计）内容除特别注明和引用外，均为该生本人观点，不存在剽窃、抄袭他人学术成果，伪造、篡改实验数据的现象。 指导教师（签名）： 年 月 日 目录 1 绪论 1 1.1 课题简介 1 1.2 课题研究背景 2 1.3 课题设计意义和目的 3 2 数字频率计的综合设计 5 2.1 设计原理 5 2.2 设计功能 5 2.3 设计思路 6 3 利用VHDL语言设计频率计 8 3.1 VHDL语言介绍 8 3.2 频率计的设计程序 9 4 数字频率计的仿真及波形分析 15 4.1 MAX+PLUS II软件简介 15 4.2 MAX+plus II的文本输入设计方法 16 4.3 系统设计仿真及波形分析 25 5 小结 32 致谢 33 附录：频率计源程序及模块图 34 参考文献 41 基于VHDL数字频率计的设计与仿真 摘要：数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差MAX+PLUSⅡ软件基于VHDL的采用自顶而下 (up to bottom ) 设计方法实现的数字频率计。根据频率计的基本原理, 运用自顶向下的设计思想,编程时分别对控制、计数、锁存、译码等电路模块进行VHDL文本描述 ,使每个电路模块以及器件都以文本的形式出现 ,然后通过编译、波形分析、仿真、调试来完善每个器件的功能。单个器件制作完成后 ,将它们生成库文件 ,并产生相应的符号,最后用语言将各个已生成库文件的器件的各个端口连接在一起 ,从而形成了系统主电路的软件结构。该设计方法与传统的设计方法相比,具有外围电路简单,程序修改灵活和调试容易等特点,实现数字系统硬件的软件化。 MAX+PLUSⅡ 中图分类号：TP312 Digital frequency meter based on VHDL Design and Simulation Abstract: Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have larger delay, caused by measurement error, poor reliability. This issue introduces a use of MAX + PLUS Ⅱ software is based on the use of VHDL top-down (up to bottom) design method to achieve the digital frequency meter. According to the basic principle of frequency meter, using top-down design, and programming the control, respectively, counting, latch, decoder circuit modules such as VHDL text description, so that each circuit module and the device is in text form , and then c