VHDL实验 同步计数器(完整版).docVIP

学生实验报告 实验课名称：VHDL硬件描述语言 实验项目名称：同步计数器 专业名称：电子科学与技术 班级：电科二班 学号：******* 学生姓名：***** 教师姓名：***** __2010__年_11_月_14_日   2、单击Processing\Generate Functional Simulation Netlist以获得功能仿真网络表； 3、单击Processing\Start Simulation完成功能仿真。 4、如果功能仿真无误后进行时序仿真：单击Assignments\Settings，在弹出对话框中Simulation mode设置为Timing，即时序仿真。