Intel处理器结构.pptVIP

微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 第2章 处理器结构 第 2 章处理器结构 2.1 处理器功能结构 2.2 寄存器 2.3 存储器组织 2.4 汇编语言基础 2.5 数据寻址方式 教学要求 了解处理器的基本结构 熟悉8086、80386和Pentium处理器的结构 掌握IA-32常用寄存器的名称和作用 掌握状态标志和控制标志的意义 理解IA-32的存储器模型和工作方式 掌握基本段、逻辑地址和物理地址 掌握逻辑地址转换为物理地址的方法 理解汇编语言的语句格式和程序格式 掌握汇编语言程序的开发方法 掌握数据寻址方式及其应用 2.1 处理器功能结构 从应用角度看到的处理器内部结构 2.1.1 处理器基本结构 算术逻辑单元 寄存器 指令处理单元 1. 算术逻辑单元ALU ALU是计算机的运算器，负责处理器能进行的各种运算-算术运算和逻辑运算 累加器结构的处理器 累加器（Accumulator） 提供一个操作数(另一个由暂存器提供) 保存运算结果 标志（Flag）寄存器 反映运算结果的辅助信息 例如:有无进借位、是否为零、是否为负等 也称为程序状态字（PSW） 2. 寄存器（Register） 处理器内部需要高速存储单元，用于暂时存放程序执行过程中的代码和数据 可编程（Programmable）寄存器 具有引用名称、程序员可见，供编程使用 通用寄存器 AX 数量较多、使用频度较高，具有多种用途 专用寄存器 程序计数器pc 标志寄存器flag 只用于特定目的 3. 指令处理单元 处理器的控制单元，它控制指令的执行和信息的传输 指令执行的过程 取指：指令处理单元将指令从主存取出，并通过总线传输到处理器内部的指令寄存器 译码：指令处理单元通过指令译码电路获得该指令的功能 执行：指令处理单元的时序和控制逻辑按一定的时间顺序发出和接收相应信号，完成指令所要求的操作 2.1.2 8086的功能结构 1. 总线接口单元和执行单元 总线接口单元（BIU－Bus Interface Unit） 指令队列、指令指针、段寄存器、地址加法器和总线控制逻辑与 与系统总线连接，实现与存储器、I/O口之间的数据传送 执行单元(EU－Execution Unit) ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令执行的两个主要阶段：取指和执行 取指：从主存取出指令代码进入指令队列 执行：译码指令、并发出有关控制信号实现指令功能 执行单元 1.算术逻辑单元ALU 2.数据寄存器 AX BX 3.地址指针寄存器：用于存放操作数的地址，编程时通过修改寄存器的内容达到修改地址的目的,也可以用作数据寄存器 SP — 总是指示堆栈段中的栈顶位置，专门用于数据进栈和出栈的位置指示，只能与SS配对使用。 BP — 指示堆栈段中一个数据区的基址位置,通常与SS配对使用。 4.执行单元控制电路 5.状态标志寄存器 FLAG 总线接口单元 1.段地址寄存器 8086对存储器采用分段管理，4个段寄存器分别用于存 放4个当前段的起始地址 CS (Code Segment) — 代码段寄存器 DS (Data Segment) — 数据段寄存器 SS (Stack Segment) — 堆栈段寄存器 ES (Extra Segment) — 扩展段寄存器 总线接口单元 2.指令指针寄存器 IP (Instruction Pointer) IP始终指向当前代码段(CS)所要取出的下一条指令的地址。 每取出一个字节指令后，IP自动加1。 可以用转移指令、调用指令及中断和复位等改变IP值 总线接口单元 形成20位物理地址的加法器∑ 段地址左移4位+段内偏移量—〉20位实际物理地址 段地址*16+段内偏移量—〉20位实际物理地址 6个字节的指令队列（Instruction Status Queue ，ISQ） 与执行单元通信的内部寄存器 总线控制逻辑 运行过程 1.指令队列中出现两个字节为空时自动按CS值和IP值 组成20位实际物理地址到存储器中取指令，一次取 两个字节指令存放到指令队列中 2.执行单元从总线接口单元的指令队列中读取指令 3.由执行单元控制电路对指令进行译码分析 4.执行单元执行指令，如果执行指令时必需访问存储 器或者I/O端口，则在执行单元中计算出操作数的 16位地址偏移量送给总线接口单元，由总线接口单 元的地址的加法器形成20位绝对地址 运行过程 5.总线接口单元根据执行单元的请求，将操作数的 20位物理地址传递给存储器 6.总线接口单元取来操作数经总线控制逻辑传送到 内部执行单元的数据总线 7.执行单元将取来的操作数从内部总线送入ALU，进 行指令指