微机原理与应用16.pptVIP

数据线的连接 （数据线的数目取决于芯片的位数） 情况I：若芯片的数据线正好8根： 一次可从芯片中访问到8位数据; 全部数据线与系统的8位数据总线相连; 情况II若芯片的数据线不足8根： 地址分析 CPU地址：分为存储器内部地址与存储器片选地址； 存储器内部地址：全部与CPU的低位地址总线相连； 存储器片选地址：用于在存储器芯片组中选择存储器芯片。 片内译码 片选信号译码方法 采用线译码、部分译码和全译码等三种方式（或三种方式的组合）来实现。 线译码：每组芯片使用一根地址线作片选； 部分译码：只有部分高位地址线参与译码形成片选信号； 全译码：全部高位地址线都参与译码形成片选信号，一般还要M/IO信号线（最小模式）参与译码操作。 ISA总线的读写控制线（CPU最大模式） IOR*，IOW*：I/O读和I/O写信号 MEMR*：存储器读 MEMW*：存储器写 地址锁存 16位存储结构 对称的两个存储体（Bank）所构成 偶存储体（A0＝0） 对应所有的偶地址单元（0、2、4、……FFFEH） 接微处理器低8位数据总线D7～D0 奇存储体（BHE*＝0） 对应所有的奇地址单元（1、3、5、……FFFFH） 接微处理器高8位数据总线D15～D8 两个存储器芯片的片选端连接在一起 偶地址字读写: MOV AX,[1234H]设X=1234H，Y=1236H 偶地址字节读写(续）MOV AL,[1234H] 奇地址字节读写（续）MOV AL,[1235H] 奇地址字读写（续） MOV AX,[1235H] 地址对齐（Align） 高位地址A19～A17＝111，片选信号有效 低位地址A16～A1＝0...0，那么： A0＝0(地址E0000H)，BHE*＝0，访问16位数据 A0＝0(地址E0000H)，BHE*＝1，访问低8位数据 A0＝1(地址E0001H)，BHE*＝0，访问高8位数据 A0＝1，BHE*＝1，无效的数据访问组合 8086存储器按16位数据宽度组织 支持8位和16位数据访问 偶地址开始的16位访问可以一次完成 奇地址开始的16位访问需要两次操作 地址对齐：16位数据以偶地址开始 第8章 输入输出接口 8.1 I/O接口概述 8.1.1 I/O接口的典型结构 8.1.2 I/O端口的编址 8.1.3 输入输出指令 8.2 外设数据传送方式 8.2.1 无条件传送 8.2.2 程序查询传送 8.2.3 中断传送 8.2.4 DMA传送 8.3 中断系统 8.3.1 中断类型 8.3.2 中断向量表 8.3.3 中断服务程序 8.3.4 中断控制器及其应用 I/O接口的典型结构 内部结构 数据寄存器：保存微处理器与外设之间交换的数据 状态寄存器：保存外设当前的工作状态信息 控制寄存器：保存微处理器控制接口电路和外设操作的有关信息 外部特性 面向微处理器一侧的信号：与微处理器总线类似 面向外设一侧的信号：与外设有关 三态缓冲器 三态缓冲器:加有控制端的同相器或反相器 控制端T有效时，控制输入A端输出到Y端 控制端T无效时，输出Y端呈现高阻状态 74LS244：双4位三态同相缓冲器 74LS244 锁存器 使用D触发器构成 输入端为D端，控制端为C端 两个相反的输出信号Q和Q* 复位R或置位S控制端 电平锁存：C信号电平控制锁存输入的状态 边沿锁存：C信号边沿控制锁存输入的状态 74LS273：上升沿锁存的8位边沿锁存器 74LS273 输入输出指令 输入指令IN：数据从I/O接口输入到微处理器 IN AL/AX/EAX,i8/DX 输出指令OUT：数据从微处理器输出I/O接口 OUT i8/DX,AL/AX/EAX 串输入INS指令 串输出OUTS指令 I/O寻址方式 直接寻址 I/O指令直接提供8位I/O地址 只能寻址最低256个I/O地址（00～FFH） 用i8表示I/O地址，表达形式上与立即数一样 DX间接寻址 用DX寄存器保存访问的I/O地址 可寻址全部I/O地址（0000～FFFFH） 直接书写成DX，表示I/O地址 I/O数据传输量 8位I/O传输：I/O指令使用AL 16位I/O传输：I/O指令使用AX 32位I/O传输：I/O指令使用EAX 接口概述 接口（Interface）定义 定义：是CPU与“外部世界”的连接电路， 负责“中转”各种信息。 微处理器 内存 I/O接口 I/O接口功能 数据缓冲功能：通过寄存器或锁存器实现。 接口中存放数据的寄存器或锁存器称之为数据端口 接收和执行CPU命令功能： 存放来自CPU的命令信息的寄存器称之为命令端口 存放来自外设的状态信息的寄存器称之为状态端口 信号转换