原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
附录
程序清单:
1.键盘扫描电路程序清单:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
ENTITY scan IS
PORT (
CLK : IN STD_LOGIC ;
CLK_SCAN : OUT STD_LOGIC_VECTOR (3 downto 0)
);
END scan ;
ARCHITECTURE a OF scan IS
Signal S : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL Q: STD_LOGIC_VECTOE(3 DOWNTO 0);
Begin
PROCESS (Clk)
Begin
IF CLKEvent AND CLK=1 then
Q = Q+1;
S :=Q(3 DOWNTO 2);
END IF;
END PROCESS;
---排错！
SCAN_OUT= 1110 WHEN S=0 ELSE
1101 WHEN S=1 ELSE
1011 WHEN S=2 ELSE
0111 WHEN S=3 ELSE
1111;
END a ;
2.时序产生电路程序清单:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
ENTITY free_counter IS
PORT (
CLK : IN STD_LOGIC ;
CLK_A : OUT STD_LOGIC ;
CLK_B : OUT STD_LOGIC_VECTOR(1 DOWNTO 0)
) ;
END free_counter ;
ARCHITECTURE a OF free_counter IS
SIGNAL Q : STD_LOGIC_VECTOR(6 DOWNTO 0);
BEGIN
PROCESS (CLK)
BEGIN
IF CLKEVENT AND CLK = 1 THEN
Q = Q + 1;
END IF;
END PROCESS;
CLK_A = Q(1) ;
CLK_B = Q(4 DOWNTO 3) ;
END a ;
3.键盘消抖电路程序清单:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
LIBRARY altera;
USE altera.maxplus2.ALL;
ENTITY debouncing IS
PORT
(
d_in, clk : IN STD_LOGIC;
dd1, dd0, qq1, qq0 : OUT STD_LOGIC ;
d_out,d_out1 : OUT STD_LOGIC
);
END debouncing ;
ARCHITECTURE a OF debouncing IS
signal vcc, inv_d : std_logic ;
signal q0, q1 : std_logic ;
signal d1, d0 : std_logic ;
BEGIN
vcc = 1 ;
inv_d = not d_in ;
dff1 : dff PORT MAP (d =vcc , q = q0 , clk = clk, clrn = inv_d , prn = vcc);
dff2 : dff PORT MAP (d =vcc , q = q1, clk = clk, clrn = q0 , prn = vcc);
process (clk)
begin
if clkevent and clk=1 then
d0 = not q1;
d1 = d0;
end if ;
end process ;
dd0 = d0; dd1 = d1; qq1 = q1; qq0 = q0;
d_out = not (d1 and not d0);
d_out1 = not q1 ;
END a;
4.键盘译码程序清单:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
--******************************************************
ENTITY KEYBOARD_DEC1 IS
PORT (
clk : IN STD_LOGIC ;
CLK_KEYBOARD : IN STD_L
文档评论（0）