数字电子技术课程笔记.pptVIP

* 解：74LS138 译码器入1出0有效，且 [题4.12] 试画出用3线—8线译码器74HC138和门电路产生如下多输出 逻辑函数的逻辑图。 [题4．21] 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态 都能控制电灯由亮变灭或者由灭变壳。要求用数据选择器来实现。 * A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 * [题4.18] 试用4选1数据选择器产生逻辑函数 * [题4.25]试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝o时它将两个输入的4位二进制数相加，而M＝1时它将两个输入的4位二进制数相减。允许附加必要的门电路。 * [题4．29]试用两个4位数值比较器组成三个数的判断电路。要求能够判别三个4位二进制数A(a3,a2a1,a0)B(b3,b2,b1,b0)C(c3,c2,c1,c0)是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信 号。可以附加必要的门电路。 * A最小 A=B=C A最大 * 例子：逻辑电路的输入A、B、C波形和输出F波形的关系如图所示，试列出真值表，写出函数F逻辑关系式，并画出实现此函数的逻辑图。 * ABC=010，101，110未出现，故当做任意项处理。 化简得：F=A+C 逻辑图 A C F * 第五章小结 1. 触发器：一种基本逻辑单元，具有保存（记忆）一位二值信息的特点。 2.四种不同电路结构的触发器：直接、同步、主从、边沿触发器 工作特点： （1）直接：输入端信号在全部作用时间内都能直接改变输出端状态。 （2）同步：在同步信号（CP）到达时，按输入信号改变输出端状态。 (3) 主从：输出端状态在CP下降沿翻转。但其状态要考虑整个CP期间的输入情况，其原因是由于主触发器可以多次翻转。而主从JK触发器特殊，主触发器只能发生一次翻转。 * (4) 边沿：由CP边沿（分正、负边沿）时刻的输入信号状态决定输出端状态。 五种不同功能的触发器：RS、JK、T、D、T’触发器。 例. 设图中各个边沿触发器初始时皆为0状态，试画出连续六个 时钟周期作用下，各触发器Q端的波形。 * ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?  ? ? ? ? ? * 习题 5.1 画出由与非门组成的基本RS触发器输出瑞Q、 的电压波形 Q 0 0 0 1 1 0 1 1 1(不定） 0 1 不变 * 5.3 试分析图所示电路的逻辑功能，列出真值表,写出逻辑函数式。 S R Qn Qn+1 0??0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 0* 0* CP=1,真值表如右图所示 逻辑函数式： * 5.11 己知主从结构JK触发器输入端入J.K和CP的电压波形如图所示． 试画出Q、 端对应的电压波形。设触发器的初始状态为Q＝0。 * 5.15 CMOS边沿触发结构JK触发器各输入端的电压波形如图所 示.试画出Q、 端对应的电压波形 * 5.17 在主从结构JK触发器电路中，巳知CP和输入信号T的电压波形如图 所示，试画出触发器输出端Q和 的电压波形。设触发器的起始状态为Q=0。 * a.J=K=1, b.J=K=0, C. d.T=1. e.J=Q, f.J=Q.K=1, g. h.R=Q, j.Qn+1=D=1 K. L. m. 5.18 * [题5.26] 试画出图电路在一系列CP信号作用下Ql，Q2，Q3端输出电压的形。 触发器均为边沿触发结构．初始状态为Q=0。 Q2在Q1上升沿翻 Q3在Q1下降沿翻。 《数字电子技术》 《数字电子技术》 *