课件----半导体存储器及接口技术liu 5.3.pptVIP

5.3 半导体存储器接口设计 5.3.1 存储芯片的选择 5.3.2 存储器的地址分配 5.3.3 存储器的地址译码 5.3.4 存储器与CPU的信号连接 5.3.5 存储器接口设计举例 半导体存储器接口设计需解决两个问题： 1 如何选芯片 2 如何设计存储器与CPU的接口电路 三类总线AB、DB、CB与CPU的硬件连接 5.3.1 存储芯片的选择 1 存储芯片类型的选择 2 存储芯片数量的确定 1 存储芯片类型的选择 根据所下达的任务要求及市场常见的存储芯片情况，要构成一 个满足特定存储要求的存储系统，应根据实际需要、用途、 CPU读写速度、性价比等选择合适的存储器芯片。一般要考虑 存储芯片的型号、容量、功耗、供电电压、读写速度、价格等 因素； 一般情况下，一个系统ROM、RAM均有； 对于固定的程序、数据表格应选ROM芯片； 需要暂存数据，且具有读写功能应选RAM芯片： 要求容量较小，速度较高的场合，应选SRAM； 要求容量较大，应选DRAM，以减少系统体积，降低成本。 2 存储芯片数量的确定 （1）位扩充---- 8088:凑成标准的 8位数据位 8086:凑成标准的16位数据位 非标准存储芯片：2114(1K×4) → 8K×8 标准存储芯片：2716(2K×8) → 8K×8 实现方法： 用位数不同的存储器芯片构成8位/16位的存储系统， 采用位并联方法,即用若干个位数较少的芯片并连在一起构 成存储系统。 存储系统的位扩充实例 存储系统的位扩充与CPU连接示意图 （2）字扩充----扩充存储系统的容量。 实现方法：由容量较小的存储芯片构成容量较大的存储系统，采用地址串联法。 存储芯片数量的确定小结 在构成一个实际的存储器时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。 要构成一个容量为M?N位的存储器，若使用p?k位的芯片（pM,kN），则构成这个存储器需要的芯片数量计算公式为： 5.3.2存储器的地址分配 5.3.3存储器的地址译码 1 地址译码实现电路 2 地址译码实现方案 1 地址译码实现电路 （1）采用逻辑电路实现译码 （2）采用译码器实现译码 例：用6116（2K×8）构成（8K×8）的存储系统，且存储  系统地址范围为00800H~027FFH. 6116（2K×8）构成（8K×8）存储系统之译码电路硬件设计 2 地址译码实现方案 （1）全地址译码方式 （2）部分地址译码方式 （3）线性地址译码方式 （1）全地址译码方式 定义： 构成存储器时要使用全部地址线。 CPU所有的高位地址线用来作为译码器的输入， CPU所有的低位地址线用来作为存储芯片的地址输入线。 Eg: CPU的A0~A10与各个6116的A0~A10依次连接。 CPU的A11~A19作74LS138的输入。 8088与6264的全地址译码方式硬件连接 （2）部分地址译码方式 定义： 将CPU地址总线的一部分而不是全部与存储器连接。 通常用剩余高位地址信号的一部分作为存储芯片片选译码信号。 8088与6264的部分地址译码方式硬件连接 （3）线性地址译码方式 定义： 直接用高位地址线作为存储芯片的片选信号。 特点： 硬件简单； 存储单元的地址不唯一； 地址空间可能不连续。 8088与6264的线性地址译码方式硬件连接 5.3.4存储器与CPU的信号连接 1 地址线的连接 （1） 片内地址----选择该存储芯片中相应的存储单元。 硬件连接： 直接连接到该存储芯片的地址线上。 （2） 片选地址----选择该存储单元所在的存储芯片。 硬件连接： 经地址译码电路后接到该存储芯片的片选信号线上。 2 数据线的连接 （1） 存储芯片的数据线是双向三态时，直接与CPU数据线相连。 （2） 存储芯片数据输入线与数据输出线分开时，须经三态门与 CPU的数据线相连。 3 控制线的连接 8088主要有/RD，/WR， IO/（/M）等。 程序存储器只有/OE与/CS . 硬件连接： /RD 与/OE相连； 经译码电路输出接存储芯片的/CS. 数据存储器有