EDA课程设计报告--八位全加器的设计与实现.docVIP

课程设计题目： 八位全加器的设计与实现 2、 掌握运用quartus II原理图编辑器进行层次电路系统设计的方法。 3、 进一步熟悉利用 quartus II进行电路系统设计的一般流程。 4、 掌握 8位全加器原理图输入设计的基本方法及过程。 5、 进一步提高学生运用所掌握的数字电子电路的分析方法与分析实际电路的基本技能，并了解基本逻辑单元电路在实际生活中的应用。加强对数字电子技术的理解，学会查阅资料、方案比较以及设计、计算、制作、调试等技能，增强分析、解决实际问题的能力。 二、系统工作原理及系统组成： 本设计采用逐步求解的方法，一个 8位全加器可以由 8个 1位全加器构成，加法器间的进位可以以串行方式实现，即将低位加法器的进位输出 cout与相邻的高位加法器的最低进位输入信号 cin相连接。而一个 1位全加器则可由实验一包装元件入库得到。 三、设计内容 1、用原理图输入法构造1位半加器，并进行时序仿真 半加器真值表分析： 输入A 输入B 输出C0 输出C1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 由真值表写逻辑函数表达式 设计原理图： 连接时没有错误，进行波形仿真，得到波形图如下： 仿真波形分析： 输入：A=0、B=0时，输出：C0=0、C1=0 输入：A=0、B=1时，输出：C0=1