亲手拆装自评.docVIP

四川工程职业技术学院 “EDA技术应用” 实训专用周报告册 课题名称： 用状态机实现序列检测器 班 级： 通信技术09-1 姓 名： 周 勇 蒲 艳 学 号： 200912020050 200912020 指导老师： 郭 欣 日 期： 2011年2月20日 到3月4日 引言 计算机技术和微电子工艺的发展，使得现代数字系统的设计和应用进入了新的阶段。电子设计自动化（EDA）一、课题要求 1、 基本内容： 设计一个序列检测器并在SmartEDA 试验箱上进行硬件测试，利用Quartus II软件进行设计、仿真验证，最后进行引脚锁定并完成硬件测试。 扩展内容 根据基本内容设计一个5位二进制序列“10010”检测器 二、原理分析 二、有限状态机原理 1．有限状态机简写为 FSM（Finite Srare Machine）,是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。有限状态机主要分为2大类：第一类，若输出只和状态有关而与输入无关，则称为Moore 状态机； 第二类，输出不仅和状态有关而且和输入有关系，则称为Melay 状态机，而Melay状态机0.有可以分为同步和异步两种。要特别注意的是，因为Melay状态机和输入有关，输出会受到输入的干扰，所以可能会产生毛刺（Gitch）现象，使用时应当主意。事实上现在市面上很多EDA工具可以很方便的将采用状态图的描述转换成可以综合的HDL程序代码。有限状态机对数字系统的设计具有十分重要的作用。 一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内容状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的下一个状态不仅与输入信号有关，而且还与该寄存当前状态有关。因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中寄存器逻辑的功能是存储有限状态的内部状态；而组合逻辑又可以分为次态逻辑和输出逻辑两部分，次态逻辑的功能确定有限状态机的下一个状态，输出逻辑的功能是确定有限状态机的输出。 序列检测器可以检测由二进制码组成的脉冲序列信号。当序列检测器连续收到一组串行二进制码后，如果这组序列码与检测器中预先设置的序列码相同，则输出F，否则输出0，这种检测的关键是必须收到连续的正确码，所以要求检测器必须对前一次接到的序列码做记忆分析。直到在连续检测中收到的每一位二进制码都与预置序列码对应相同，在检测过程中，只要有一位不相等都将回到初始状态重新开始检测。在SmartEDA试验箱上进行硬件测试，检验设计是否正确 三、 实 验 要 求 用按键key1、key2为输入待检测串行序列码在数码管1、2上显示，设定key3、key4为输入待检测预置数在数码管4、5上显示，key5为复位清零键显示于数码管8，key6为时钟输入键，它用于把待检测序列码串行输入，输入过程显示于LED1~LED8上。 四、实验程序 Module schk12(clock,key,led,seg,dig); //模块名 input clock; //系统时钟 input[7:0] key; //按键输入 output[7:0] led,seg; //发光二极管，数码管段码输出 output[7:0] dig; //数码管位选输出 reg sda; //串行序列码寄存器 reg[15:0] count1; //数码管显示时钟分频计数器 reg[17:0] count2; //按键消抖时钟分频计数器 reg[2:0] counter; //数码管动态显示计数器 reg[3:0] d_r; //动态显示数寄存器 reg[7:0] dout1,dout2,dout3; //消抖寄存器 reg[7:0] d1,d2; //预置数和待检测数寄存器 reg[8:0] d2_r; //待检测数显示在led上的寄存器 reg[3:0] d3; //第八个数码管显示于寄存器 reg[7:0] led,seg,dig_r; //发光二极管，数码管段码，位选寄存器 reg[3:0] state; //状态机寄存器 reg[7:0] key_out; //按键消抖寄存器 wire rst; //复位寄存器 wire c1; //串行输入寄存器 wire div_clk1; //分频时钟，用于数码管动态显示 wire div_clk2; //分频时钟，用