LPC3250应用.pdf

LPC3250 采用 ARM926EJ-S 内核，运行频率可高达208MHz ； 支持矢量浮点协处理器； 32kB 指令高速缓存和32kB 数据高速缓存; 高达256kB 的内部SRAM （IRAM）； 可选择从不同的外部设备中启动：NAND Flash、SPI 存储器、USB、UART 或 静态存储器； 多层 AHB 系统为每个 AHB 主机单独提供总线，包括 CPU 的指令总线和数据 总线、DMA 控制器的两条数据总线和 USB 控制器的另一条总线，两条数据总线一 条用于 LCD、 另一条用于以太网MAC。一般情况下没有仲裁延迟，除非出现2 个主机同时访问 同一个从机的情况。 DDR 和SDR SDRAM 以及静态设备的外部存储器控制器； 2 个NAND Flash 控制器。一个支持单级NAND Flash 器件，另一个支持多级 NANDFlash 器件； 1 个主机中断控制器（MIC）和2 个从机中断控制器（SIC），支持74 个中断源； 1 个8 路通用AHB DMA 控制器（GPDMA），可与SD 卡端口、高速UART、I2S 端口和SPI 接口一同使用，来实现存储器到存储器之间的传输； 串行接口： －带有特定 DMA 控制器的10/100 以太网MAC； －USB 接口支持设备、主机（遵循OHCI）或On-The-Go （OTG），带有相 关的DMA 控制器，由特定的PLL 来提供所需的48MHz USB 时钟； －4 个标准UART，带有小数波特率发生器和64 字节FIFO，其中一个标准的 UART支持IrDA； －3 个其它的高速UART，在13MHz 的主振荡器作用下可支持高达 921,600bps的板内通信；所有高速UART 都提供64 字节FIFO； －2 个SPI 控制器； －2 个SSP 控制器； －2 个独立的主机I2C 接口，具有标准开漏管脚。I2C 总线接口支持单主机、 从机和多主机的I2C 配置； －2 个I2S 接口，每个具有独立的输入（RX）和输出（TX ）通道。每个通道 可在3个管脚上独立操作，或输入和输出通道可使用4 个管脚和1 个共用的时钟； 其它外设： －LCD 控制器支持STN 和TFT 面板，带有特定的DMA 控制器。可编程的 显示分辨率高达1024×768； －加密数字（SD）存储卡接口，遵循SD 存储卡规范版本1.01； －通用输入、输出和I/O 管脚，包括12 个通用输入管脚、24 个通用输出管 脚和51个通用I/O 管脚； －10 位、400kHz 的A/D 转换器，带 3 个管脚的输入多路复用。或者，A/D 转换器可 用作触屏控制器； LPC3250 内置 16KB ROM 程序，从以下 4 个源引导：UART5,SSP0(SPI 模式) ，EMC 静态 CS0 存储器，NAND FLASH 。从这4 个源加载程序代码到内部 IRAM. 当BOOT 运行时，它保留 IRAM 的0X0000 E000 到 0X0000 FFFF 为堆栈，变量和其它 软件功能。如果用户程序代码超过 56KB，Boot 加载以后将使 IRAM 保留空间受到破坏，发 生错误。但 EMC Boot 不受此 56KB 的限制。 Boot 程序开始读 SERVICE_N 输入脚，(GPI_01).若为 0，程序作为一个服务Boot 。传送 到 IRAM 的代码将作为一个二次程序。若为 1，BOOT 将照例执行到正常引导模式。 正常引导模式开始于检测 SSP0 的 SPI 存储器引导表。如果成功，代码将 copy 到执行 区 IRAM 。PC 跳到代码块的首地址。软件控制权交给传送的代码。如果 SPI 引导失败，Boot