焊接电路设计.docVIP

电路器件设计 目录： 1、实验目的………………………………………………….2 2、实验器材………………………………………………….2 3、实验要求………………………………………………….2 4、实验原理………………………………………………….2 5、实验内容………………………………………………….6 6、实验心得…………………………………………………..6 实验目的 1、通过此次实验加深对电路设计的认识。 2、锻炼独立焊接电路的能力。 3、通过发现错误，纠正错误，提高动手能力。 实验器材 1、CD4522、CD4046、555 2、电容、电阻若干 3、红、绿两灯。 实验要求 通过电路的原理图，独立地进行电路的布局、布线，并进行正确的焊接。 要求线路之间不能出现交叉，可以进行双层的布局。 按照自己的学号进行倍频的设计。 实验原理 1、实验原理图 555构成多谐振荡器 原理图如图所示： 将绿色二极管接在输入端，将红色二极管接在输出端 2、CD4522芯片管脚图 3、CD4046芯片功能图 CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。 CD4046的引脚排列，采用16脚双列直插式，各管脚功能： 　　1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 　　2脚相位比较器的输出端。 　　3脚比较信号输入端。 　　4脚压控振荡器输出端。 　　5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 　　6、7脚外接振荡电容。 　　8、16脚电源的负端和正端。 　　9脚压控振荡器的控制端。 　　10脚解调输出端，用于FM解调。 　　11、12脚外接振荡电阻。 　　13脚相位比较器的输出端。 　　14脚信号输入端。 15脚内部独立的齐纳稳压管负极。 如图是CD4046内部电原理框图，主要由相位比较、、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器的输入和输出信号的波形可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器的两个输人信号之间保持0°相移。 　　对相位比较器而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻 辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态，则1脚输出高电平。上述波形如图5所示。由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了 　　CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V），若VDD15V，则fmax要降低一些。 　　CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TT