第6章 - 并行接.ppt

* 武汉理工大学机电学院《单片机应用系统设计》教学课件 * 第6章 并行接口及应用 本讲重点： 接口概念； 接口扩展与编址技术； 可编程扩展芯片8255（初始化,电路及应用）； 键盘接口； 显示接口； 并行存储器的扩展。 6.1 MCS-51的并行接口 MCS-51单片机本身提供了4个8位的并行端口，分别记做P0、P1、P2和P3，共有32条I/O口线； 都是双向端口，每个口包含一个锁存器(即特殊功能寄存器P0、P1、P2和P3)、一个输出驱动器和输入缓冲器； 端口和其中的锁存器都表示为P0、P1、P2、P3； 结构不同，功能各异。 P0口的字节地址为80H，位地址为80H～87H。 口的各位口线具有完全相同但又相互独立的逻辑电路。 P0口的电路中主要包括有： 一个数据输出锁存器； 两个三态输入缓冲器； 一个多路转接开关； 数据输出的驱动和控制电路。 6.1.1 P0口逻辑结构 P0.0—P0.7: 双向I/O （内置场效应管上拉） 2 1 D Q CK /Q 读引脚 写锁存器 内部总线 地址/数据 控制 引脚P0.X 3 4 Vcc 寻址外部程序存储器时,分时作为双向8位数据口和输出低8位地址复用口；不接外部程序存储器时可作为8位准双向I/O口使用。其1位的结构原理图如下： P0口由8个这样的电路组成。锁存器起输出锁存作用，8个锁存器构成了特殊功能寄存器P0；场效应管(FET)V1、V2组成输出驱动器，以增大带负载能力；三态门1是引脚输入缓冲器；三态门2用于读锁存器端口；与门3、反相器4及模拟转换开关构成了输出控制电路。 读端口（锁存器） 地址/数据分时复用功能 2 1 D Q CK /Q 读引脚 =0，阻断内部总线与引脚的连接。 写锁存器 内部总线 地址/数据 控制=1 引脚P0.X 3 4 控制=1时，此脚作地址/数据复用口。 1 1 0 0 =1 截止 导通 =1 Vcc V1 V2 在访问片外存储器而需从P0口输出地址或数据信号时，控制信号应为高电平“1”，使转换开关MUX把反相器4的输出端与V1接通，同时把与门3打开。当地址或数据为“1”时，经反相器4使V1截止，而经与门3使V2导通，P0.x引脚上出现相应的高电平“1”； 读端口（锁存器） 2 1 D Q CK /Q 读引脚 =0，阻断内部总线与引脚的连接。 写锁存器 内部总线 地址/数据 控制=1 引脚P0.X 3 4 控制=1时，此脚作地址/数据复用口。 1 0 1 1 =0 导通 截止 =0 Vcc V1 V2 当地址或数据为“0”时，经反相器4使V1导通而V2截止，引脚上出现相应的低电平“0”。这样就将地址/数据的信号输出。 作为复用口输出0时，两场效应管形成推拉结构，大大地提高了负载能力。同时，上面的那个场效应管构成上拉电路，维持一定的输出电压和电流。 读端口（锁存器） 2 1 D Q CK /Q 读引脚 =1 写锁存器 内部总线 地址/数据 控制=1 引脚P0.X 3 4 控制=1时，此脚作地址/数据复用口： 输入数据时，输入指令将使引脚与内部总线直通。 Vcc 作为复用口输入时，……。 V1 V2 读端口（锁存器） 2 1 D Q CLK /Q 写锁存器 内部总线 地址/数据 控制 引脚P0.X 3 4 控制=0 时，此脚作通用I/O输出口使用。 0 0 1 0 0 截止 截止 =0 Vcc V1 V2 (1) 在输出数据时，由于V2截止，输出级是漏极开路电路， 要使“1”信号正常输出，必须外接上拉电阻。 Vcc 外部上拉电阻 读引脚 读端口（锁存器） 当P0口作为通用I/O口使用时，…… 输入时，数据信号直接经缓冲器进入内部总线——读引脚。 从上面的那个缓冲器输入信号——读端口。 2 1 D Q CLK /Q 读引脚 =1，接通内外。 写锁存器 内部总线 地址/数据 控制 引脚P0.X 3 4 控制=0 时，此脚作输入口（事先必须对它写“1”） 0 0 1 0 0 截止 截止 =0 Vcc V1 V2 (2) P0口作为通用I/O口使用时，是准双向口。其特点是在输入数据时，应先把口置1(写1)，此时锁存器的Q端为0，使输出级的两个场效应管V1、V2均截止，引脚处于悬浮状态，才可作高阻输入。 读端口（锁存器） 2 1 D Q CLK /Q 读引脚 =1，接通内外。 写锁存器 内部总线 地址/数据 控制 引脚P0.X 3 4 控制=0 时，此脚作输入口（事先必须对它写“1”） 0 0 1 0 0 截止 截止 =0 Vcc V1 V2 因为，从P0口引脚输入数据时，V2一直处于截止状态，引脚上的外