5总线操作与时序.ppt

第五章 微处理器总线操作与时序 总线概述 Intel 8086/8088总线操作与时序 微机系统总线技术 第一节 总线概述 总线的分类 总线的主要性能 总线的发展 总线的分类 按数据传输方式分类 并行接口芯片 将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信 例：内部总线 例：系统总线 例：系统结构中的总线 例：总线实体 按所处位置分类 微 机 总 线 结 构 第二节 Intel 8086/8088总线操作与时序 8086/8088的时钟和总线周期 8086/8088工作模式与处理器总线 8086/8088的总线时序 一、8086/8088的时钟和总线周期 1、时钟周期T（T状态） 时钟脉冲的一个循环时间叫做一个时钟周期。每个时钟周期T又称一个“状态”，它是CPU工作最小时间单位，所有操作都以这个时钟周期为基准，是计算机系统工作速度的重要标志。 IBM-PC/XT时钟频率为4.77MHZ 时钟周期210nS。 2、总线周期（机器周期） CPU从存储器或I/O口存取一个字或字节的时间称为总线周期 8086的总线周期有：存储器读写周期、 输入/输出周期、中断响应周期； 3、指令周期 执行一条指令所需要的时间称为指令周期。一般要1个以上的总线周期。 二、 8086/8088工作模式与处理器总线 两种工作模式公共引脚定义 最小模式和处理器总线结构 最大模式和处理器总线结构 8086/8088引脚信号 AD0～AD15地址/数据复用引脚(双向、三态) A16/S3～A19/S6地址/状态复用引脚(输出、三态) 状态信号A19/S6 –A16/S3 （输出，三态） 8086通用引脚信号 INTR可屏蔽中断请求信号(输入、高有效) NMI非屏蔽中断请求(输入，上升沿触发) RESET复位信号(输入，高电平有效) CLK时钟输入端 8086最小模式引脚信号 8086最大模式引脚信号 8088引脚信号 AD0-AD7:数据/低8位地址复用线 SS0：状态信号 8088/8086两种工作模式 由第33号引脚（MN/ ）控制 数字逻辑器件 地址锁存器8282引脚信号 地址锁存功能 STB为高电平期间，输出等于输入；为下降沿时，输出锁存，与输入无关 双向数据收发器8286内部结构 双向数据收发器8286引脚信号 双向数据总线收发器 两方面的功能 ⑴、三态输出直接驱动总线 ⑵、具有数据收和发两个方向的传输、隔离控制功能。 常用芯片：Intel8286，Intel8287和74LS245 8286输入输出同相 8287输入输出反相 74LS245的功能与8286相同 最小模式总线连接 8086最小工作模式下控制核心单元的组成 最小模式总线状态及操作 8288总线控制器 多CPU 8086/8088系统 由总线控制器8288产生总线控制信号 基本功能 根据S2、S1、S0信号译出对应的状态命令 产生地址锁存信号和双向数据驱动器控制信号 使总线控制信号浮空，以允许其他总线控制单元控制总线 产生简单或级联中断逻辑所需的控制信号 8288内部结构 8288引脚信号 8086最大工作模式下控制核心单元的组成 最大模式总线状态 S0S1S2总线周期状态信号（输出、三态），经过8288总线控制器译码产生对存储器、I/O端口访问所需的控制信号 8086最小组态和最大组态的比较 1）不同之处 ??? 最小模式下系统控制信号直接由8086CPU提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器8288提供 8086最小组态和最大组态的比较 2）相同之处： ????? 8086的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用ALE信号将低位地址线锁存（通过锁存器8282），以形成真正的系统地址总线； 三、8086/8088的总线时序 系统的复位和启动操作 总线操作 暂停操作 中断操作 总线保持或总线请求/允许操作 RESET（输入）：系统复位信号，高电平有效（至少保持四个时钟周期）。 复位后相关寄存器的初始状态 8086总线操作及时序 存储器/IO读时序 .RD（输出，三态） 读信号，低电平有效。RD信号有效时表示CPU正在执行从存贮器或I/O端口输入的操作。 M/IO信号用于区分是访问存贮器（高电平），还是访问I/O端口（低电平）。在8088中，该引脚定 义为IO/M。 .DEN（输出，三态） 数据允许信号，低电平有效，DEN信号有效，表示CPU准备好接收和发送数据。如果系统中数据线接有双向收发器74LS245，该信号作为74LS245的数据有效信号。 .DT/R（输出，三态） 数据收/发信号，表示CPU