SDRAM、DDR布线事项.doc

SDRAM、DDR布线事项（一）.? 关于 SDRAM 框图： ? Pp芯片 Sdram芯片 ????????????????????????????????? Data、Dqs????????????????????????????????????????????????? ????????????????????????????????? Clk0+/-??????????????????????????????????????????????????????? ?????????? ?????? Addr、Ctrl????????????????????????????????????????????????????? Sdram芯片 ??????????????????????????? ?? Clk1+/-? Fb、St??????????????????????????????????? ????????????????????????????????? Data、Dqs????????????????????????????????????????????????? ? 1．????????????? 信号分组：我们一般把它分为六组 （1） Sdram_adrctrl(包含所有的地址和控制信号) （2） Sdram_clk（包含所有的时钟信号：clk0/1/+/-，Feedback_clk，Startburst） （3） Sdram_dqs_l（包含DQS0..3） （4） Sdram_dqs_h(包含DQS4..7) （5） Sdram_data_l（包含DQ(0..31),DQM(0..3)） （6） Sdram_data_h（包含DQ(32..63),DQM(4..7)） 2．????????????? 布局时应注意以下几点： （1） 使用0402封装的上拉电阻 （2） 上拉电阻靠近SDRAM端摆放 （3） 每四个电阻旁摆放一对退耦电容，且第一个为Vtt to Ground类，第二个为Vtt to Vddq类 （4） 退耦电容尽量靠近SDRAM的对应管脚摆放 （5） 参考电压的小电容应靠近SDRAM的管脚放置 3．????????????? 布线时应注意以下几点： （1） 间距方面的要求： (a)? CLK、DQS信号与其它信号至少保持20mil以上的space (b) DATA信号与其它信号至少保持15mil以上的space（DATA信号组与组之间也要有15mil以上的space），为了绕线方便，我们把DATA信号分为八组，分别为 Group0:DQ(0..7)、DQM0、DQS0 Group1:DQ(8..15)、 DQM1、DQS1 Group2:DQ(16..23)、DQM2、DQS2 Group3:DQ(24..31)、DQM3、DQS3 Group4:DQ(32..39)、DQM4、DQS4 Group5:DQ(40..47)、DQM5、DQS5 Group6:DQ(48..55)、DQM6、DQS6 Group7:DQ(56..63)、DQM7、DQS7 ?????????? (c) ADDR、CTRL信号与其他信号至少保持15mil以上的space ????? (2)?? 长度方面的要求： （a） 差分时钟对做误差+/-10mils （b）DQS(0..7)做误差+/-250mils （c） DATA信号组间控制在+/-250mils，本身做+/-100mils （d）ADDR信号与时钟信号控制在+/-850mils，同一信号的两分叉的长度控制在+/-50mil （e） Feedback_clk、Startburst这两信号要等于DQS(0..7)平均长度加上CLK0/1平均长度，即Length(Feedback_clk、Startburst)=Average_Length(DQS(0..7))+Average_Length(clk0/1/+/-) 4．????????????? 单线阻抗控制在50ohm，对于地址和控制信号，分叉点到两SDRAM（可能的情况下）的阻抗控制在60-65ohm，以确保阻抗的连续 5．????????????? Topology (1)? 对于CLK、Dqm、Dq、Dqs信号 Driver Resistor Sdram (a)????????????????????????????? ????? Sdram至Resistor尽可能的短 Sdram Resistor Driver ????????????????????? (b)?????????????????????????????? ????????????????????