数字电路和逻辑设计-2013-10.ppt

数字电路与逻辑设计 张林行 第5章：组合逻辑电路 5-1 概述 5-2 组合逻辑电路分析 5-3 组合逻辑设计 5-4 竞争与冒险 重点及难点 1、常用中规模组合逻辑集成电路功能特点 2、基于中规模集成电路的组合逻辑设计方法 3、竞争与冒险的概念 5-3-2 基于中规模集成电路的组合逻辑设计 基于门电路的设计：以基本逻辑门作为实现的物理载体，集成度较低，体积大，相应的功耗也比较大。 随着半导体制作工艺的进步，人们利用逻辑门设计出一些比较常用的逻辑部件（中规模集成电路MSI），这些中规模的逻辑部件除了可以完成预定的基本功能外，还可以通过适当变换连接，构成其他各类功能的逻辑部件或者数字系统，兼顾了通用性，灵活性以及多功能性。 目前随着半导体工业的飞速发展，中规模集成电路已经逐渐淡出历史舞台，取而代之的是集成度更高，功能更为强大，使用更为灵活的CPLD/FPGA器件或者专用的ASIC器件。但中规模集成电路中采用的一些常用的逻辑功能，对于数字系统的设计和模块划分仍然具有指导借鉴意义。 一、译码器（decoders） 74x138 3-8 译码器 74x139 双2-4译码器 译码器的级联 七段译码器 功能描述： BI 熄灭（输出全0） LT 灯测试（输出全1） RBI 灭零 二、编码器（ encoders） 74LS148 8线-3线优先编码器 功能表 三、多路选择器（multiplexer） 74x157 4bit 2选1MUX * 多路分配器（Demultiplexer） 又称数据分配器，常用DEMUX表示。其结构与多路选择器正好相反。是一种单输入，多输出的逻辑部件。输入数据从哪一路输出由选择控制输入决定。 四、数值比较器 （ comparator） 五、二进制并行加法器 * 超前进位二进制并行加法器 根据输入信号同时产生各个进位。 基于中规模集成电路的组合逻辑设计方法 在熟悉并深刻理解常用中规模逻辑部件功能的基础上，将问题转化为选用逻辑部件的功能。设计时应充分利用逻辑部件的功能以及各个控制端，在门电路的基础上将问题进行进一步的抽象化，类似汇编语言与高级程序设计语言之间的关系（如C）。 * 设计实例 1、用3-8译码器74LS138结合必要的逻辑门实现逻辑函数： 2、有一个8位二进制数，请设计一个电路找出其中第一个0出现的位置。采用8-3优先编码器结合必要的逻辑门设计实现，画出逻辑连接图。 3、利用8选1数据选择器74LS151和3-8译码器74LS138设计一个判断两个3位无符号二进制数是否相等的电路。画出逻辑连接图。 4、利用4位二进制全加器74LS83设计一个将8421BCD码转换为余3码的代码转换电路。 5、利用4位二进制全加器74LS83设计一个8421BCD码全加器。 竞争 冒险 (hazard) 毛刺 (glitch) 竞争与冒险的产生 在逻辑电路中，多个输入信号在传输过程中受逻辑门固有延迟、逻辑门级数、导线长度等因素的影响，导致其到达输出端的时间有先有后，这种现象称为竞争现象。 更广义的可以将竞争理解为多个信号到达某一点有时差的现象。 由于竞争可能导致逻辑电路产生错误的输出，称为冒险。组合逻辑电路中的冒险是一种瞬态现象，表现为输出端出现不应有的尖脉冲（毛刺）。 冒险现象的判断 1、代数法 若某个变量X同时以原变量和反变量的形式出现在函数表达式中，并且在一定条件下该函数表达式可化简为X+X或者XX的形式，则该函数表达式对应的电路在X发生变化时，可能会由于竞争产生冒险现象。 2、卡诺图法 在卡诺图中，若两个卡诺圈之间存在不被同一个卡诺圈包含的相邻最小项，则该电路可能产生冒险现象。 消除冒险现象的方法 1、增加冗余项 2、输出端滤波 3、利用选通脉冲（同步方法） 5-4 竞争与冒险 数字电路与逻辑设计：第4章 组合逻辑电路 * 吉林大学仪器科学与电气工程学院：数字电路与逻辑设计 吉林大学仪器科学与电气工程学院：数字电路与逻辑设计 为了兼顾通用性，中规模集成电路的逻辑功能多是根据实际应用中的功能需求为基础而设计出来的，如同高级程序设计语言中的顺序，选择，循环三大类控制语句一样。 二进制译码器 二-十进制译码器 七段译码器 将N个输入变量变换为2N个输出，每个输出对应N个变量的一个最小项或者最大项（取决于电路结构）。 二进制译码器 N个输入 2N个输出 一个或多个使能端 74LS48 74LS47 共阳数码管驱动IC OC输出 74LS49 共阴数码管驱动IC OC输出 2N个输入 N个输出 其他输入输出控制端 二进制优先编码器 （priorit