通用寄存器组grs的时钟输入.pptVIP

实验三 运算器数据通路 理解运算器数据通路的组成结构； 熟悉ALU、移位寄存器、通用寄存器组的功能和设计方法； 掌握运算器的工作原理和信息传递的控制过程； 掌握双倍字长加减运算的方法； * 实验指导：赵蕙 1 打开浏览器 2 点击more，进入实验指导 1 下载工程模板到E盘或F盘 下载实验三文件到E或F盘 2 下载的压缩文件 下载的文件解压缩后 工程文件 工程配置文件 工程默认设置文件 工程顶层文件 数码管七段译码源文件 工程模板文件夹包含下列文件： 实验板与调试软件虚拟实验板信息传递的扫描电路源文件 1 实验电路顶层verilog源文件 虚拟面板构图文件 运算器verilog源文件 实验三文件夹包含下列文件： 2 通用寄存器组verilog源文件 暂存器A的verilog源文件 移位寄存器verilog源文件 将实验三相关文件全部复制到工程文件夹中 工程模板文件夹 1 2 双击工程文件，直接在QuartusII中打开工程 编译工程 工程编译成功 打开树状结构，根据需要选择源文件进行阅读，将实验报告册程序清单补充完整。 1 比实验3.2扩充了逻辑运算，共10种算术逻辑运算 运算控制信号由ALU＿OP编码生成 工程下载 2 如果实验板电源没有打开，会出现NO hardware提示，打开开发板电源，点击Hardware