毕业论文吉林大学CPLD实践实习报告.docVIP

吉林大学CPLD实践 实习报告 学 院：仪器科学与电气工程 专 业：测控技术与仪器 年 级： 姓 名： 学 号： 时 间：2010-09-17——2010-09-18 实验台号：No.1 第一部分：基本实验 实验一：七段译码器显示 一、实验目的： 1、 学习基于VHDL 语言设计组合逻辑。 2、 学习VHDL 语言的编程规范，初步养成良好的编程习惯。 二、实验要求： 基于VHDL 语言设计实现设计一个 7 段数码管显示译码器，并用4 位拨码开关和数码管验证其功能。 二、实验仪器设备： 微机一台（Windows XP 系统、安装QuartusⅡ等相关软件）、CPLD 学习板一块、5V 电源线一个、下载线一条。 四、设计内容： 1、硬件连接图 为了共用外围器件，可以采用4 位拨码开关和1 个4 位共阳数码管 来验证设计，硬件连线图如下。 2、实验过程： （1） 程序设计： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ie