第1章-集成电路中晶体管及寄生效应.ppt

第一章 集成电路中的晶体管 及寄生效应   TTL电路工艺过程 IC中标准NPN晶体管的结构 内容提要 1.集成电路的基本概念、历史、发展 2.集成电路中的元器件结构 3.E－M模型 4.有源寄生效应及对策 5.无源寄生效应 6.集成电路中的晶体管模型 第1章 集成电路中的晶体管及寄生效应 TTL电路工艺过程 IC中标准NPN晶体管的结构 1.IC中各元件均制作于同一衬底，注定了元件与元件之间，元件与衬底之间存在寄生效应。 2.某些寄生效应是分立电路没有的，因此研究IC就必须了解这些寄生效应，产生寄生效应的原因减弱或消除寄生效应的方法，避免影响电路的性能。 3.可能的情况下，可以利用某些寄生效应构成电路所需的元件，简化设计线路。 为全面了解寄生效应，必须熟悉IC的制造工艺及其元件的结构与形成。 §1-1 典型的TTL工艺及 晶体管结构 典型的TTL工艺与平面晶体管工艺大致相同，主要差别在于“隔离”及“隐埋”。 1、隔离 IC中，各元件均制作在现衬底上，首先必须使各元件之间实现电隔而相互独立，因此需引入“隔离”工艺，在硅片上形成一个个相互绝缘的小区域，再在这些小区域内制作元件，这些小区域称“隔离区”或“隔离岛”，隔离的方法通常有PN结隔离，介质隔离，PN结－介质混合隔