第二章 微型计算机基本组成电路.ppt

2.1 算术逻辑单元 算术逻辑单元(ALU)：既能进行二进制数的四则运算，也能进行布尔代数的逻辑运算 2.2触发器 触发器：能够存储一位二进制信息的基本单元电路称触发器(Flip-Flop) 特点： 具有两个能自行保持的稳定状态，用来表示逻辑状态的“0”或“1”，或表示二进制数的0或1。 具有一对互补输出( Q、Q ) 当 Q=1( Q=0 )时称触发器存储了“1”； 当 Q=0( Q=1 )时称触发器存储了“0”。 触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。现态和次态是两个相邻离散时间里触发器输出端的状态。 分类： 按功能分 RS触发器 D触发器 JK触发器 T触发器 按结构分 基本触发方式器 同步触发器 主从触发器 边沿触发器 2.2.1 RS触发器 波形图 时标RS触发器 在数字系统中，如果要求某些触发器在同一时刻动作，就必须给这些触发器引入时间控制信号。 时间控制信号也称同步信号，或时钟信号，或时钟脉冲，简称时钟，用 CP表示。 波形图 假设时钟RS触发器的初态为0态 2.2.2 D触发器 缺点：存在“空翻”问题 空翻：同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 解决方案：边沿触发方式的D触发器 触发器的预置和清除 2.2.3 JK触发器 JK触发器的符号 2.3 寄存器 寄存器(register)是由触发器组成的。一个触发器就是一个一位寄存器。由多个触发器可以组成一个多位寄存器。 常见的寄存器有 缓冲寄存器——用以暂存数据 移位寄存器——能够将其所存的数据一位一位地向左或向右移 计数器——一个计数脉冲到达时，会按二进制数的规律累计脉冲数 累加器——用以暂存每次在ALU中计算的中间结果。 2.3.1 缓冲寄存器 当CLK的正前沿来到时 Q=Q3Q2Q1Q0=X3X2X1X0=X 可控缓冲寄存器 L门 L门：高电平时使数据装入，低电平时，数据自锁其中 2.3.2移位寄存器 　CLK前沿未到　　Q=Q3Q2Q1Q0=0000 　第1前沿来到　　Q=0001 　第2前沿来到　　Q=0011 　第3前沿来到　　Q=0111 　第4前沿来到　　Q=1111 　第5前沿来到，如此时Din仍为1，则Q不变，仍为1111。 可控移位寄存器 2.3.3 计数器 计数器 是由若干个触发器组成的寄存器 特点是能够把存储在其中的数字加1。 计数器的种类 行波计数器 同步计数器 环形计数器 程序计数器 行波计数器 原理：第1个时钟脉冲促使其最低有效位加1，由0变1。第2个时钟脉冲促使最低有效位由1变0，同时推动第2位，使其由0变1。同理，第2位由1变0时又去推动第3位，使其由0变1，这样有如水波前进一样逐位进位下去。 可控计数器 环形计数器 特点：只是仅有唯一的一个位为高电位，即只有一位为1，其他各位为0 作用：环形计数器不是用来计数用，而是用来发出顺序控制信号的，这在计算机的控制器中是一个很重要的部件。 程序计数器 特点：它不但可以从0开始计数，也可以将外来的数装入其中 2.3.4 累加器 是一个由多个触发器组成的多位寄存器 作用： 作为ALU运算过程的代数和的临时存储处 除了能装入及输出数据外，还能使存储其中的数据左移或右移 2.4 三态输出电路 三态输出电路（三态门） 引入原因：便于实现总线结构 三态：是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态。 高阻态：相当于隔断状态。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。 NMOS管的开关特性 当栅极G与源极S之间电压VGS大于某个电压值VT（称为开启电压）时，在漏极D与源极S之间形成N沟道，管子导通。当VGS≤ VT时，漏极与源极之间无沟道形成，管子截止。 双向三态电路 三态门(E门)和装入门(L门)一样，都可加到任何寄存器(包括计数器和累加器)电路上去。这样的寄存器就称为三态寄存器。L门专管对寄存器的装入数据的控制，而E门专管由寄存器输出数据的控制。 2.5 总线结构 总线：是连接计算机有关部件的一组信号线，是 计算机中用来传送信息代码的公共通道。 如果将各个寄存器的L门、E门按 顺序排成一列，称作控制字CON： CON = LAEA LBEB LCEC LDED 如果要实现从A到D的传送： CON应为：EA=1 LD=1 其他控制信号均为0 CON =补充： 译码器 将输入二进制代码译成相应输出信号的电路。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其