- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机组成原理第十章控制单元设计
* (2) ①取数指令LDA x执行阶段所需的全部微操作 Ad(IR) MAR ;指令的地址码字段 MAR 1 R ;命令存储器读 M(MAR) MDR ;操作数从存储器中读至MDR MDR ACC ;操作数 ACC ②存数指令STA x执行阶段所需的全部微操作 Ad(IR) MAR ;指令的地址码字段 MAR 1 W ;命令存储器写 ACC MDR ;欲写入的数据 MDR MDR M(MAR) ;数据写至存储器中 ③加法指令ADD X执行阶段所需的全部微操作 Ad(IR) MAR ;指令的地址码字段 MAR 1 R ;命令存储器读 M(MAR) MDR ;操作数从存储器中读至MDR (ACC)+(MDR) ACC ;两数相加结果送ACC * (3)当上述指令为间接寻址时,需增加间址周期的微操作。这三条指令在间址周期的微操作是相同的,即 Ad(IR) MAR ;指令的地址码字段 MAR 1 R ;命令存储器读 M(MAR) MDR ;有效地址从存储器中读至MDR 进入执行周期,三条指令的第一个微操作均为 MDR MAR(有效地址送MAR),其余微操作不变。 (4) ①无条件转移指令JMF Y执行阶段的微操作 Ad(IR) PC ;转移(目标)地址Y PC ②结果为零则转指令BAZ Y执行阶段的微操作 Z·Ad(IR) Pc ;当Z=1时,转移(目标)地址Y PC (Z为标记触发器,结果为0时Z=1) * 5. 设某机主频为8MHz,每个机器周期平均含2个时钟周期,每条指令平均有2.5个机器周期,试问该机的平均指令执行速度为多少MIPS?若机器主频不变,但每个机器周期平均含4个时钟周期,每条指令平均有5个机器周期,则该机的平均指令执行速度又是多少MIPS?由此可得出什么结论? 【解】 根据主频为8 M Hz,得 时钟周期为: 1/8=0.125us, 机器周期为: 0.125 x 2=0.25 us, 指令周期为: 0.25 x 2.5=0.625 us。 (1)平均指令执行速度为1/0.625=1.6 MIPS。 (2)若机器主频不变,机器周期含4个时钟周期,每条指令平均含5个机器周期,则指令周期为0.125 x 4 x 5=2.5 us,故平均指令执行速度为1/2.5=0.4 MIPS,, (3)可见机器的速度并不完全取决于主频。 * 6. 某CPU的主频为8 MHz,若已知每个机器周期平均包含4个时钟周期,该机的平均指令执行速度为0.8 MIPS,试求该机的平均指令周期及每个指令周期含几个机器周期?若改用时钟周期为0.4 us的CPU芯片,则计算机的平均指令执行速度为多少MIPS?若要得到平均每秒40万次的指令执行速度,则应采用主频为多少的CPU芯片? * 【解】 由主频为8 MHz,得时钟周期为1/8=0.125 us,机器周期为0.125 x 4=0.5us。 (1)根据平均指令执行速度为0.8 MIPS,得 平均指令周期为: 1/0.8=1.25 us。 (2)每个指令周期含1.25/0.5=2.5个机器周期。 (3)若改用时钟周期为0.4 uS的CPU芯片,即主频为1/0.4=2.5 MHz,则根据平均指令速度与机器主频有关,得平均指令执行速度为: (0.8 MIPS x 2.5 MHz)/8 MHz=0.25 MIPS。 (4)若要得到平均每秒40万次的指令执行速度,即0.4 MIPS,则CPU芯片的主频应为: (8 MHz x 0.4 MIPS)/0.8 MIPS=4 MHz。 * 7. 已知单总线计算机结构如下图1所示,其中M为主存,XR为变址寄存器,EAR为有效地址寄存器,LATC H为暂存器。假设指令地址已存于PC中,画出ADD X,D指令周期信息流程图,并列出相应的控制信号序列。 说明: (1)ADD X,D指令字中X为
您可能关注的文档
最近下载
- 急性胰腺炎护理查房课件(完整版).pptx VIP
- 如何做合格的研究生导师.ppt VIP
- GB50084-2001(2005版)自动喷水灭火系统设计规范.docx VIP
- 绿色“垃圾不落地城市更美丽”节能环保树立垃圾分类新观念PPT模板课件.pptx VIP
- 铁路栅栏改移重点项目施工专项方案.doc
- ApacheCN 编程/大数据/数据科学/人工智能学习资源 2019.8.pdf VIP
- 精品解析:北京市八中2023-2024学年九年级上学期期中考试物理试题(解析版).docx VIP
- 大数据互联网科技PPT模板 .pptx VIP
- (人教版)九年级英语第一次月考试卷(含答案).pdf VIP
- 隐球菌性脑膜炎护理.pptx VIP
文档评论(0)