基于Verilog HDL的CDMA并行匹配滤波器设计.pdfVIP

第26卷 第9期 计算机工程与设计 2005年9月 VO1．26 NO．9 ComputerEngineeringandDesign Sept．2005 基于VerilogHDL的CDMA并行匹配滤波器设计 杨 冬 ， 徐伯庆 (上海理工大学 光学与 电子信息工程学院，上海 200093) 摘 要 ：首先简要介绍了CDMA 匹配滤波器工作原理和结构框 图，并给 出了CDMA 匹配滤波器的硬件结构图，在此 基础上用Verilog硬件描述语言对CDMA并行 匹配滤波器进行 了描述，并在Xilinx公司的ModelSimXEII上进行 了相应 的仿真和验证 。 关键词 ：Verilog；CDMA；仿真；EDA 中图法分类号：TN914．53；TN914．53 文献标识码：A 文章编号：1000．7024(2005)09—2448—03 CDMA matchedfilterimplementationbasedonVerilogHDL YANGDong． XU Bo—qing (CollegeofOpticsandElectronicsEngineering，ShanghaiUniversityofScienceandTechnology,Shanghai200093，China) Abstract：TtheprincipleofCDMA (CodeDivisionMultipleAccess)matchedfilterswasintroduced，andtherfameworkforimplementing parallelmatchedfilterswasgivenandthenCDMA mathchedfilterswasdescribedusingVerilogHDLcode．Thesimulatingnaalysisin theModelSim XEI1wascompleted． Keywords：verilog；CDM A；simulation；EDA 可以得到多径的到达时间量。 1 引 言 在数字通信接收器中，匹配滤波器作为信 号处理器来计 VerilogHDL…是一种应用于 电路设计 的硬件描述语言， 算发送信号与接收信号的相关值，匹配滤波器输出的相关值 具有行为级、寄存器传输级、逻辑 门级和开关级等多层次描 越大说 明输入序列与所关心的码序列的相关性越好。在 述，拥有比VHDL更广泛的设计群体，成熟的资源也更为丰 CDMA系统中，匹配滤波器被调谐到某一码序列，在进入系统 富。它的代码简单易读，描述方法与器件工艺无关，并且得到 接收器的数字样本中的应该包含这一码序列。匹配滤波器的 许多EDA工具的支持。利用VerilogHDL语言进行电路设计 模型如图l所示。 可以大大节省设计时间和成本。本文采用 VerilogHDL硬件 描述语言对 CDMA并行匹配滤波器进行描述和设计。 — It(f) r_—— 码分多址 (CDMA) 技术在无线通信领域是一种发展迅 速的数据通信技术。在 CDMA无线通信系统中，所有移动手 图 1 匹配滤波器 机和所有无线基站都工作在相同的频谱 。为区分不同的信 道，每个手机广播一个惟一的码序列。CDMA基站必须能够 设滤波器的传递函数为小厂)，冲激响应为 ()『。滤波器的 判别这些不同的码序列才能够分辨出不同信道的信号。并行 输入为发送信号与噪声的叠加，即 匹配滤波器技术是解决抑制多址干扰的行之有效的方法。