logo

您所在位置网站首页 > 海量文档  > 办公文档 > 简明教程

Tcl Modelsim简明操作教程1.pdf 11页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 上传作者 狼王资料库(上传创作收益人)
  • 发布时间:2018-05-24
  • 需要金币128(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:395.51 KB
下载过该文档的会员
你可能关注的文档:
【yadog 原创】Tcl+Modelsim 简明操作教程 本文的例子基于一个非常常见的时钟分频的工程,分频采用计数器实现。 本文的目的不在于如何写分频器,也不在于如何建立Modelsim 工程,而在于如何使用 Tcl 控制Modelsim 仿真! 本文的编程语言为Verilog 。 一、准备工作 1. 设计源文件clk_div.v 。 思路很简单,对输入信号使用计数器方式进行分频。 输入以下代码,保存文件为clk_div.v 。源码如下: /************************************************************************** og * Copyright (c) 2008 YADOG yad * All rights reserved 09 * Pls keep this header anywhere,anytime 0 2 * Any question,pls feel free to contact ) c * yadog@163.com ( t * h ig * Title : module for frequency division project yr Cop * Project : demo for using tcl in modelsim * * File : clk_div.v * Author : yadog (yadog@163.com) * Organization: PRIVACY * Created : 2009/03/14 * Last update : 2009/03/14 * Platform : STRATIX II GX * Simulators : Modelsim se 6.4/WindowsXP * Synthesizers: QII 8.1/WindowsXP * Language : Verilog-2001/2005 * Target : * Dependency : * * Description: This is a module for frequency division project.

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556