微处理器系统结构课件第七章 节 ARM微处理器编程模型.ppt

7.1 ARM体系结构 ARM概述 ARM(Advanced RISC Machines，1991 Cambridge)，所设计的基于RISC技术IP内核已成为绝大部分嵌入式系统核心 工业控制领域 过程控制、电力控制、数控机床、ABS 无线通讯领域 基站、带蓝牙/定位等的手机/PDA、GPS 网络应用 ADSL、路由器、交换机、VoIP 消费类电子产品 DVD、机顶盒、游戏机 成像产品 数码相机、打印机、录像机 安全产品 ATM机、POS机、考勤系统、SIM卡 全球处理器75％以上的市场份额； 到目前为止，基于ARM技术的微处理器应用约占据了32位嵌入式微80 %的GSM/3G手机、99%的CDMA手机以及绝大多数PDA产品均采用ARM体系的嵌入式处理器，“掌上计算”相关的所有领域皆为其所主宰； ARM商业模式 RISC的简单结构简化ARM内核，在保证高性能的前提下尽量缩小芯片的面积，并降低功耗： 采用固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种。 使用单周期指令，便于流水线操作执行。 大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/ 存储指令可以访问存储器，以提高指令的执行效率。　 所有的指令都可根据前面的执行结果决定是否被执行，从而提高指令的执行效率。 用加载/存储指令批量传输数据，以提高数据的传输效率。 可在一条数据处理指令中同时完成逻辑处理和移位处理。 在循环处理中使用地址的自动增减来提高运行效率。 ARM体系特点 ARM处理器系列 ARM7 ARM9 ARM10 ARM11 流水线 3 5 6 8 典型频率 MHz 80 150 260 335 功耗 mW/MHz 0.06 0.19 (+cache) 0.5 (+cache) 0.4 (+cache) 性能MIPS/MHz 0.97 1.1 1.3 1.2 架构 冯?诺伊曼 哈佛 哈佛 哈佛 取指 (Fetch) 译码 (Decode) 执行 (Exec) 取指 (Fetch) 译码 (Decode) 执行 (Exec) 访问 (Memory) 回写 (Write) 取指 (Fetch) 发射 (Issue) 译码 (Decode) 执行 (Exec) 访问 (Memory) 回写 (Write) 取指 (Fetch) 取指 (Fetch) 发射 (Issue) 译码 (Decode) 转换 (Snny) 执行 (Exec) 访问 (Memory) 回写 (Write) ARM7 ARM9 ARM10 ARM11 7.2 ARM编程模型 ARM两种工作状态 ARM状态：执行32位（字）ARM指令集 Thumb状态：执行16位（半字）Thumb指令集 说明 1. 处理器复位后处于ARM状态； 2.处理器异常处理时进入ARM状态； 3.若处理器在Thumb状态进入异常，则异常返回仍然自动转换到Thumb状态; 4.状态切换不影响工作模式及寄存器内容。 MOV R5，#0最后bit0=1表示切换到Thumb状态 BX R5 ;转移到0址执行Thumb指令 ARM CPU 数据通路 ARM CPU 控制逻辑 ARM CPU ARM内核 ARM CPU ARM 内核 ARM芯片 处理器运行模式 处理器模式 说明 备注 用户(usr) 正常程序执行模式 不能直接切换到其它模式 系统 (sys) 运行操作系统的特权任务 与用户模式类似，但具有可以直接切换到其它模式等特权 快中断 (fiq) 支持高速数据传输及通道处理 FIQ异常响应时进入此模式 中断 (irq) 用于通用中断处理 IRQ异常响应时进入此模式 管理 (svc) 操作系统保护模式 系统复位和软件中断响应时进入此模式 中止 (abt) 用于支持虚拟内存和/或存储器保护 数据或指令预取出错时进入 未定义 (und) 支持硬件协处理器的软件仿真 未定义指令异常响应时进入此模式 处理器模式 用户(usr) 系统 (sys) 快中断 (fiq) 中断 (irq) 管理 (svc) 中止 (abt) 未定义 (und) 系统 (sys) 快中断 (fiq) 中断 (irq) 管理 (svc) 中止 (abt) 未定义 (und) 特权模式 快中断 (fiq) 中断 (irq) 管理 (svc) 中止 (abt) 未定义 (und) 异常模式 通过修改PSR寄存器D0~D4实现模式切换或通过异常切换到异常模式 通过异常切换到异常模式 处理器模式切换 每种异常模式对应一组寄存器供相应的异常处理程序使用 ARM寄存器组织 共37个3