1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 核心网技术

quartus利用PLL IP核建立多个时钟输出.pdf

quartus利用PLL IP核建立多个时钟输出.pdf

    1. 1、本文档共22页，其中可免费阅读7页，需付费180金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多
    zhangjinren-0218@163.com quartus 利用 PLL IP 核建立多个 时钟输出 zhangjinren0218@163.com 利用 PLL IP 核配置输出 5 路时钟。FPGA 的板子使用外部 50MHZ 的晶振作为系统时钟。该 PLL 的输入输出接口如表 1 所 示： 信号名 方向

    您可能关注的文档

    最近下载

    文档评论（0）

    iris + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >