基于S3C2410系统硬件设计.pptVIP

第 5 章  基于S3C2410的系统硬件设计 * * 第5章 基于S3C2410的系统硬件设计 S3C2410简介 S3C2410是Samsung公司推出的16/32位RISC处理器，主要面向手持设备以及高性价比、低功耗的应用。 CPU内核采用的是ARM公司设计的16/32位ARM920T RISC处理器。 S3C2410A提供一组完整的系统外围设备： 2个USB主设备接口，1个USB从设备接口； 4通道PWM定时器和1通道内部定时器； 看门狗定时器； 117位通用I/O口和24通道外部中断源； 电源控制模式包括：正常、慢速、空闲和掉电四种模式； 8通道10位ADC和触摸屏接口； 具有日历功能的RTC； 使用PLL的片上时钟发生器。 1.8V/2.0V内核供电，3.3V存储器供电，3.3V外部I/O供电； 具有16KB的ICache和16KB的DCache以及MMU； 外部存储器控制器； LCD控制器提供1通道LCD专用DMA； 4通道DMA并有外部请求引脚； 3通道UART和2通道SPI； 1通道多主机IIC总线和1通道IIS总线控制器； SD主接口版本1.0和MMC卡协议2.11兼容版； S3C2410A采用了ARM920T内核，0.18um工艺的CMOS标准宏单元和存储器单元。它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采用了一种叫做AMBA新型总线结构。 S3C2410A显著特性是CPU核心。 ARM920T实现了MMU，AMBA BUS和Harvard高速缓冲体系结构。这一结构具有独立的16kB指令Cache和16kB数据Cache，每个都是由8字长的行(line)构成。 通过提供一系列完整的系统外围设备，S3C2410A大大减少了整个系统的成本，消除了为系统配置额外器件的需要。 S3C2410结构框图 S3C2410A的272 脚FBGA 封装 存储器控制器 S3C2410A的存储器控制器提供访问外部存储器所需要的存储器控制信号。存储器控制是通过相关的寄存器来实施的。寄存器分为控制寄存器和状态寄存器。可以给控制寄存器赋值以得到所需要的状态,而状态寄存器会根据情况自行产生变化。 NAND Flash与NOR Flash NAND Flash与NOR Flash是有很大不同的。 NOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。 NAND Flash用复杂的I/O口来串行地存取数据，各个产品或厂商的方法各不相同。8个引脚用来传送控制、地址和数据信息。 所有Flash器件都受位交换现象的困扰，此问题更多见于NAND Flash。必须采用错误检测/错误更正(EDC/ECC)算法确保可靠性。 SRAM，静态的随机存取存储器，加电情况下，不需要刷新，数据不会丢失，而且，一般不是行列地址复用的。需要更大的硅片面积，成本较高。它的存取时间比DRAM要短得多，经常用于Cache。 SDRAM，同步的DRAM，即数据读写需要时钟来同步。因而能够工作在较高的时钟频率下。数据从存储元(memory cell) 被流水化地取出，最后突发式(burst)输出到总线。 DRAM和SDRAM由于实现工艺问题，容量较SRAM大。但是读写速度不如SRAM。 SRAM与SDRAM 当前，NOR flash存储器的价格比较昂贵，而SDRAM和NAND flash存储器的价格相对来说比较合适，这样就激发了一些用户产生希望从NAND flash启动和引导系统，而在SDRAM上执行主程序代码的想法。 S3C2410A恰好满足这一要求，它可以实现从NAND flash上执行引导程序。 S3C2410A具备一个内部SRAM缓冲器--“Steppingstone”。 当系统启动时，NAND flash存储器的前面4KByte字节将被自动载入到Steppingstone中，然后系统自动执行这些载入的引导代码。 S3C2410X具有三种启动方式，可通过OM [1:0]管脚(OM0为管脚U14, OM1为管脚U15)进行选择。 OM [1:0] = 00 从Nand Flash 启动； OM [1:0] = 01 从16位宽的ROM启动； OM [1:0] = 10 从32位宽的ROM启动； OM [1:0] = 11 TEST模式。 Nand Flash 工作方式 Steppingston