第7章 节 可编程逻辑器件和现场 数字逻辑 课件.ppt

第七章 可编程逻辑器件;7.1概述;根据芯片的集成度和结构复杂度分类;根据芯片的集成度和结构复杂度分类;可编程ASIC的编程方式;PLD的逻辑表示 ;1.PLD中阵列交叉点的逻辑表示;(a)表示实体连结，就是行线和列线在这个交叉点处实在连接，这个交叉点是不可编程点，在交叉点处打上黑实点。;(b)表示可编程连接。无论×或 表示该符号所在行线和列线交叉处是个可编程点，具有一个可编程单元。;PLD器件被用户编程后，可编程点上的熔丝有的烧断，有的接通。 编 程后可在编程点上仍打有×，这时的×表示可编程点被编程后熔丝接通。 熔丝烧断的可编程点上的×消失，行线和列线不相接，这种情况用图 (c)表示。;⒉PLD中与阵列和或阵列的逻辑表示;⒉PLD中与阵列和或阵列的逻辑表示;⒉PLD中与阵列和或阵列的逻辑表示;可编程或阵列;1.输入缓冲器和反馈缓冲器;1.输入缓冲器和反馈缓冲器;2.输出极性可编程的异或门;2.输出极性可编程的异或门;3.地址选择可编程的数据选择器;;4.可编程数据分配器的逻辑表示;在图7-13中核心部分是可编程逻辑分配器;如果FUSE2熔断，异或门反极性传输，否则异或门原极性传输，n号宏单元接收信号与乘积项簇信号同相。;5.激励方式可编程的时序记忆单元的PLD表示;5.激励方式可编程的时序记忆单元的PLD表示;5.激励方式可编程的时序记忆单元的PLD表示;6.PLD中与阵列的缺省表示;6.PLD中与阵列的缺省表示;6.PLD中与阵列的缺省表示;7.双向输入/输出和反馈输入的逻辑表示;Feedback=Sm;在图7-17(a)中，乘积项Pn+1作为三态输出缓冲器的使能端控制信号。 由于各阵列交叉点全打有×，所以n+1号与门输出为逻辑“0”，三态输出缓冲器禁止，其输出为高阻。 这时，或阵列输出信号Sm与IOm引脚断开，加在IOm引脚上的输入信号则可通过反馈缓冲器加到与阵列上。 这种输出三态缓冲器高阻且加在输出引脚上的信号借助反馈缓冲器成为输入信号的组态方式用图7-17(b)表示。 ;Feedback=Sm;通用阵列逻辑GAL ;GAL的基本阵列结构;逻辑宏单元;;2.GAL的开发流程(开发步骤);3.器件编程;4.实际功能验证;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描???语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;ABEL硬件描述语言规则概要 ;⒈逻辑运算符 ;⒈逻辑运算符 ;⒉算术运算符 ;⒉算术运算符 ;⒉算术运算符 ;⒊关系运算符;⒊关系运算符;⒊关系运算符;⒊关系运算符;⒋赋值运算符 ;⒋赋值运算符 ;⒋赋值运算符 ;⒌运算符的运算优先级;⒌运算符的运算优先级;⒌运算符的运算优先级;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;五、集合运算;GAL的应用举例;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;7-19;7-19;“测试非门、与门、或门;Test vector;Test vector;用GAL实现组合及时序混合的逻辑电路;;说明;说明;;;;图7-21;7-4;例题;例题;ABEL语言的源文件如下：