小规模同步时序逻辑电路的设计.docx

数字电子技术实验及课程设计小规模同步时序逻辑电路的设计实验报告内容包含：实验目的、实验仪器、实验原理，实验内容、实验步骤、实验数据整理与归纳（数据、图表、计算等）、实验结果分析、实验思考题、实验心得。【实验目的】（1）学习小规模同步时序逻辑电路的设计。（2）通过观察体会小规模时序电路的状态变化规律和脉冲特性。【实验仪器】1.74LS112双JK触发器 2片2.74LS74 双D触发器2片3.其他小规模逻辑门 若干4.数字万用表 1台【实验原理】设计同步时序逻辑电路的一般步骤如图2-55所示：图2-55 设计同步时序逻辑电路的一般步骤框图根据给定的逻辑功能建立原始状态图（见图2-56）和原始状态表。明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和状态。找出所有可能的状态和状态之间的关系。根据原始状态图建立原始状态表。状态化简求出最简状态图：在相同的输入下有相同的输出，并且转换到相同次态的两个状态称为等价状态。合并等价状态，消去多余状态这个过程称为状态化简。【例1】图2-56 原始状态图状态编码（状态表分配）：给每个状态赋予二进制状态的过程选择触发器的类型；求出电路的激励方程和输出方程；画出逻辑图并检查自启动能力。【实验内容】按图2-65连线，测试该同步失修逻辑电路状态变化的规律，完成表2-56。图2-65表2-56CP/YX=1X=0↓00↓01↓10↓11试用JK触发器设计一个同步时序电路，要求电路中触发器及输出Y端的信号与CP时钟脉冲信号满足图2-67所示的时序关系。【实验数据整理与归纳】按步骤完成实验，并将数据填入表格。【思考题】同步时序逻辑电路与异步时序逻辑电路的区别在哪里？同步时序逻辑电路的设计中讨论自启动功能有什么意义？答：