数字电子技术知识项目四集成触发器.pptxVIP

数字电子技术 主讲人： 目 录 04 集成触发器 能力目标 掌握触发器电路的结构及其动作特点。 熟悉触发器逻辑功能与结构类型的关系。 掌握触发器功能方法，会运用特性方程、真值表和状态转换图设计电路。 任务浏览 任务4.1 RS触发器 4.1.1 基本RS触发器 数控电子技术中把能够存储一位二进制数字信号的基本逻辑单元电路叫作触发器。触发器具有两个稳定状态，分别用来表示逻辑“1”和逻辑“0” (或二进制数的“1”和“0”)。在触发信号作用下，两个稳定状态可以相互转换(称为翻转)；当触发信号消失后，电路能将新建立的状态保持下来，因此这种电路也称为双稳态电路。 触发器的逻辑功能常用状态转换特性表和时序波形图来描述。下面首先来看基本RS触发器，又称为RS锁存器。在各种触发器中，它的结构最简单，是各种复杂结构触发器的基本组成部分。 （1）电路组成 电路是由两个与非门交叉反馈连接成的基本RS触发器。 任务4.1 RS触发器 4.1.1 基本RS触发器 （2）逻辑功能 在基本RS触发器中，触发器的输出不仅由触发信号来决定，而且当触发信号消失后，电路能依靠自身的正反馈作用，将输出状态保持下去，即具备记忆功能。 在数字电路中，常采用下述两种方法来描述触发器的逻辑功能： ①状态转换特性表。基本RS触发器的特性表见表4.1。RS触发器的简化特性表见表4.2。 4.1.3 触发器的功能表示方法 （1）RS触发器 凡在时钟信号作用下逻辑功能符合表4.4所示的特性表的都叫作JK触发器。 JK触发器的状态转换图如图4.6所示。 （2）JK触发器（图4.5） 凡在时钟信号作用下逻辑功能符合表4.3特性表的都叫作RS触发器。 此外，还可以用状态转换图4.4表示RS触发器的逻辑功能。 任务4.1 RS触发器 （3）T触发器 T触发器的逻辑功能是T=1时，每来一个CP信号它的状态就翻转一次；而当T=0时，CP信号到达后它的状态保持不变，其特性表见表4.5。 它的状态转换图如图4.7所示。 （4）D触发器 凡在时钟信号作用下逻辑功能符合表4.6所示特性表的都叫作D触发器。 D触发器的状态转换图如图4.8所示。 任务4.2 JK、D、T、T′触发器 4.2.1 JK触发器 1.JK触发器的逻辑符号 JK触发器的逻辑符号如图4.9所示。其中图4.9（a）为CP上升沿触发，图4.9（b）为CP下降沿触发。除此之外，二者的逻辑功能完全相同。 任务4.2 JK、D、T、T′触发器 4.2.1 JK触发器 2.JK触发器的逻辑功能 下降沿触发的JK触发器的逻辑功能表见表4.7；JK触发器简化的功能表见表4.8；时序图如图4.10所示。 任务4.2 JK、D、T、T′触发器 4.2.1 JK触发器 3.JK触发器的应用 74HC112内含两个下降沿JK触发器，是利用74HC112组成的二分频和四分频电路，如图4.11（a）所示。 其时序波形如图4.11（b）所示。 任务4.2 JK、D、T、T′触发器 4.2.2 D触发器 D触发器的结构有很多种，国内生产的主要是维持阻塞型D触发器，它是一种边沿触发器，其逻辑图如图4.12(a)所示。 下面分两种情况来分析维持阻塞型D触发器的逻辑功能。 (1)D=0 (2)D=1 其图形符号、工作波形图和状态表分别如图4.12(b)、4.12(c)和4.12(d)所示。 任务4.2 JK、D、T、T′触发器 4.2.3 T触发器和T′触发器 在实际中常常要求每来一个CP信号，触发器必须翻转一次，即原态是“0”则翻为“1”；原态为“1”则翻为“0”。这种触发器称为T触发器。  任务4.2 JK、D、T、T′触发器 4.2.3 T触发器和T′触发器 1.功能描述 其真值表见表4.9。 2.状态表、状态图及特征方程 状态表和状态图如图4.14所示。 实训任务 八路抢答器的设计 基本电路功能：八路抢答器电路适用于8人（也可少于8人）参加的知识竞赛场合，用数字显示抢答成功者的编号，编号为1、2、3……8。本电路可避免多人同时抢答成功的现象，还具有防止抢答的功能。 模块电路划分：电路由抢答电路、编码电路、显示译码电路、0至8转换电路和控制电路五部分组成。其中抢答电路：电阻八个和按键开关八个；编码电路：8线—3线优先编码器4532；显示译码电路：显示译码驱动器4511和共阴极数码管；0至8转换电路；控制电路：由两个或非门构成RS触发器等元器件组成。 实训任务 电路工作综述：接通电源，RS触发器置1，电路工作处于禁止抢答状态；主持人按动抢答开关，RS触发器置0，编码器允许抢答。抢答人按动抢答开关，编码器对第一个按下抢答开关者进行编码，同时GS输出置1，编码器禁止对其他选手进行编程，显示器只显示第一个抢答者的编号。下一次抢答仍由主持人控