级计算机组成道理.doc

计算机组成原理复习 第一章 1.P8计算机五大部件 运算器 存储器 控制器 输入/输出设备 2.现在计算机以存储器为中心 冯-诺依曼计算机以运算器为中心 缩写P19-1.8 3.什么是存储字长 已知MAR MDR位数—存储器容量2^n*m 4.ALU功能 (1)算数计算(2)逻辑计算(不能存放运算结构) 5．控制器构成 以CU为核心外加IR（对用户透明）和PC 6.指令周期包括取址周期+执行环节 7．PC作用 存放当前要执行的指令地址 IR作用 存放当前要执行的指令 8.P13 图1.11 9.IR与指令字长位数有关 MDR与存储字长有关 10.机器字长 概念 MIPS含义 第三章 1.总线的分类 2.总线带宽 计算 总线带宽=总线工作频率*总线宽度 3.总线复用的目的 为了提高总线利用率，优化设计 4.三种总线的判优方式及各自特点 (1)链式查询：仅用两根线，对电路故障敏感，优先权固定 (2)计数器定时查询：用Log2n 优先权可变 (3)独立请求方式：用2n根线，响应速度快，优先次序控制灵活 5.总线周期：完成一次总线操作的时间 四阶段（申请，寻址，传数，结束） 6.同步通信：双方由统一的时标控制 优点：规定明确，统一，简单 缺点：强制性同步，必须按最慢速度来设计公共时钟，影响总线工作效率适用于总线长度短 异步通信：没有公共时钟标准，采用应答方式 三种应答方式：不互锁，半互锁，全互锁 7．异步串行的约定字符格式 一个起始位（低电平），5-8个数据位，一个奇偶校验位，1或1.5或2个终止位 8.波特率 比特率的计算 9.半同步通信：有统一的时钟标准，加入WAIT ，响应信号线 第四章 1.存储器的分类 2.金字塔图 3.两个层次结构，三级存储系统（缓存 主存 辅存） 缓存-主存层次：主要解决CPU和主存速度不匹配问题 主存-辅存层次：主要解决存储系统的容量问题 4.按字节寻址 按字寻址 5.存储器带宽的计算 6.半导体材存储芯片译码驱动方式 (1)线选法，结构简单，适用于容量不大的存储芯片 (2)重合法，适用于大容量的存储空间 7.动静态RAM的特性对比 DRAM SRAM 存储原理 电容 触发器 集成度 高 低 芯片引脚 少 多 功耗 小 大 价格 低 高 速度 慢 快 刷新 有 无 8.ROM在程序执行过程中只能做读操作并不意味着ROM不能做写操作 9.存储器与CPU的连接 8.提高访存速度 (1)单体多字系统 改变存取周期 增加存储器带宽 (2)多提并行系统 a低位交叉，在不改变模块存取周期的前提下，提高存储器带宽；个体轮流编址 b高位交叉 顺序编制 9.存取周期T的计算 10.缓存 基本结构图 11.cache命中率的影响因素 容量 块长 地址映射方法 12.cache读写操作 写操作时间就是访问cache的时间 写直达法：写操作时数据既写入cache由写入主存 写回法：写操作时只把数据写入cache，而不写入主存，当cache数据被替换出去时才写回主存 13.cache的结构 主存指令和数据放在一起，采用统一cache，分开存放时，采用分立cache 当CPU采用超前控制的某种并行处理技术，采用分立cache 14.映射方式 (1)直接映射 优点：实现简单 缺点：不够灵活 (2)全相联映射 优：灵活性强 缺：成本较高 (3)组相联映射 第五章 1.输入输出系统的组成 (1)I/O软件：a.I/O指令，CPU指令的一部分 b.通道指令：通道自身的指令 指出数组的首地址，传送字数，操作命令 (2) I/O硬件 a.设备 I/O借口 b.设备 设备控制器，通道 2. I/O设备两种编址方式的优缺点 (1)统一编制：将I/O地址看作是存储器地址的一部分 占用存储空间，减少了主存容量，但无须专用的I/O指令 (2)不统一编制：I/O地址和存储器地址是分开的 不占用主存空间，不影响主存容量，但需设I/O专用指令 3. I/O设备与主机信息传送的控制方式 (1)程序查询方式 (2)程序中断方式 (3)DMA方式 4. I/O接口的功能 (1)选址功能 (2)传送命令的功能 (3)传送数据的功能 (4)反映I/O设备工作状态的功能 5. I/O接口的类型 (1)按数据传送方式分类：a.并行 Intel 8255 b.串行 Intel 8251 (2)按功能选择的灵活性分 a.可编程 b不可编程 (3)按通用性分 a.通用接口 b.专用接口 (4)按数据传送的控制方式分 a.中断接口 b.DMA接口 6.中断的排队 入口地址：a.由软件产生：通过编写查询程序实现 b.硬件向