DalDIMMDDR和DDRSDRAM电路板设计指南Alera公司.pdf

5. Dual-DIMM DDR2和DR3 SDRAM电路板 设计指南 June 2012 EMI_DG_005-4.1 EMI_DG_005-4.1 这一章节介绍了实现了双槽 unbuffer DIMM (UDIMM) DDR2 和 DDR3 SDRAM 接口的指南。 讨论了对于 dual-DIMM 配置中含有下列条件的数据信号的信号完整性产生的影响： ■ 仅填入一个插槽与填入两个插槽 ■ 仅使用一个 DIMM 时，填入插槽 1 与插槽 2 ■ 75 Ω 匹配电阻 (ODT) 设置与 150 Ω ODT 设置 f 要了解关于 single-DIMM DDR2 SDRAM 接口的详细信息，请参考 DDR2 and DDR3 SDRAM Board Design Guidelines 章节。 DDR2 SDRAM 这一部分介绍了运行在高达 400-MHz 和 800-Mbps 的数据速率中实现双槽式 unbuffer DDR2 SDRAM 接口的指南。图 5-1显示了通过 DDR2 SDRAM 组件的 ODT 功能，在 dual- DIMM 接口配置中典型的 DQS、DQ 和 DM 信号拓扑结构。 图 5-1. Dual-DIMM DDR2 SDRAM 接口配置 (1) V TT R = 54Ω T e DDR2 SDRAM c a r DIMMs T d (Receiver) r a o B FPGA Slot 1 Slot 2 (Driver) Board Trace Board Trace 图 5-1 注释： (1) 在 FPGA 终端线上的并行匹配电阻 R = 54 Ω 至 V 对于支持动态的片上匹