基于Nexys4开发板地VGA显示实验EES140504Shayne.pdfVIP

依元素科技有限公司 E-Elements 实验文档 基于Nexys4 开发板的VGA 显示实验 （使用ISE 14.3 开发套件） 依元素科技有限公司 依元素科技有限公司 - 1 - Xilinx 全球合作伙伴 依元素科技有限公司 E-Elements 实验文档 EES-140504Shayne 基于Nexys4 开发板的VGA 显示实验（使用ISE 14.3 开发套件） 1. 实验目的 1. 熟悉使用Xilinx ISE 开发套件进行FPGA 设计与调试 2. 学习VGA 显示原理、VGA 时序等相关知识 3. 熟悉Xilinx 大学计划开发板Nexys4 板载Artix7 系列FPGA 及VGA 等其他板载外 设 2. 实验原理 3. 实验步骤 1. 新建工程；首先，打开ISE 14.3 开发工具，选择新建工程。并填写工程名称以及指 定工程路径。完成后，点击下一步进行器件选型。注意，工程名称与路径不能包含 中文字符以及空格。 2. 器件选型；Nexys4 板载Artix7 系列A7100T FPGA 芯片，按下图进行选型。 依元素科技有限公司 - 2 - Xilinx 全球合作伙伴 依元素科技有限公司 3. 完成后，点击下一步，查看工程摘要信息，确认无误后点击完成。 依元素科技有限公司 - 3 - Xilinx 全球合作伙伴 依元素科技有限公司 4. 添加源文件；向新建的工程中添加源文件，采用Add Copy 的方式，将项目中用到 的源码加入进工程。 在左上角空白区域右键： 依元素科技有限公司 - 4 - Xilinx 全球合作伙伴 依元素科技有限公司 找到源文件所在路径，全部选中，点击打开： 注意：在弹出的窗口中，需要将UCF 文件设置为“实现”，若存在仿真使用的激 励文件，需要将对应文件设置为“仿真”： 依元素科技有限公司 - 5 - Xilinx 全球合作伙伴 依元素科技有限公司 完成后，点击OK，完成源文件的添加。 5. 添加IP core；在添加完已有的源码后，因为项目中用到了Xilinx 提供的IP core， （如下图中左侧为“？”图标的模块）因此需要添加IP 以完成设计输入。 依元素科技有限公司 - 6 - Xilinx 全球合作伙伴 依元素科技有限公司 向工程中添加相应IP：项目文件窗口空白处右键，选择新建源文件： 选择新建IP 文件，并填写模块名称：注意：模块名称应与项目中已经例化的模块名 称一致。如：此处我们新建一个dcm 模块，在项目中该模块名称为dcm_25m，因 此新建文件名称与其保持一致。（或自拟名称，在项目顶层中修改例化名称亦可。） 依元