4.2 常用的组合逻辑电路.pptVIP

4.2 常用的组合逻辑电路 译码器功能：将输入的代码“翻译”成另外一种代码输出。 常用的译码器有：二进制译码器，二－十进制译码器和七段显示译码器等几类。 双2线－ 4线译码器74HC139 例：试用74HC139中的两个2线－4线译码器接成一个 3线－8线译码器 课堂练习： 题4.3： 方案一：利用G1作为A3输入端； 方案二：利用G2’或G3’作为A3输入端。 2. 二－十进制译码器（也叫4-10线译码器） 将输入的10个BCD代码分别译成10个输出端上的高（或低）电平信号。 3. 七段显示译码器 功能：将BCD码译成七段（八段）字符显示器驱动电路所需的7个（a~g）输入代码。 七段显示译码器的真值表 七段显示译码器74LS49的逻辑图 * 4.2.1 译码器 译码输入：n位二进制代码 译码输出：m位输出信号m=2n 译码规则：对应输入的一组二进制代码有且仅有一个对应的输出端为有效电平，其余输出端为相反电平。 1. 二进制译码器： 例：2线－4线译码器 n位输入的二进制译码器可以产生n变量的全部2n个最小项。 1 0 0 0 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 Y3 Y2 Y1 Y0 A0 A1 输出 输入 高电平有效输出： 低电平输出 选通 控制端 输 出 输 入 Y’3 Y’2 Y’1 Y’0 G’ A B 1 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 X X 1 利用附加的选通控制端进行扩展 二进制译码器就是n线—2n线译码器，即n变量全部最小项的译码器。 A2=0 A2=1 补充： 74HC138(74LS138)集成译码器 引脚图 逻辑图 3线 — 8线译码器 74HC138集成译码器内部电路图： 74HC138集成译码器功能表 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H × × H H H H H H H H × × × × H × A2 G1 输 出 输 入 A1 A0 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H × × H H H H H H H H × × × × H × A2 G1 输 出 输 入 A1 A0 当G1=1、G2=0、G3=0时， ~ 3线–8线译码器的 含三变量函数的全部最小项。 Y0 Y7 基于这一点用该器件能够方便地实现三变量逻辑函数。 1、用译码器实现逻辑函数 . . . 补充：译码器的应用 当G1=1、G2=0、G3=0时， 用一片74HC138实现函数 首先将函数式变换为最小项之和的形式 在译码器（低电平有效）的输出端加一个与非门，即可实现给定的组合逻辑函数。 解： 题4.6： Y1 = m0+m7 = P’Q’R’+PQR Y2 = m1+m2+m4 = P’Q’R+P’QR’+PQ’R’ Y3 = m3+m5+m6 = P’QR+PQ’R+PQR’ 数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分时送到多个不同的通道上去的逻辑电路。 数据分配器示意图 数据分配器 利用有附加控制端的译码器（74HC138）实现数据分配器 当ABC = 010 时，Y2=D 0 1 0 B D +5V C A 例：74HC42 当输入BCD码以外的伪码时，输出均为高电