VHDL与数字电路设计课件-第一章VHDL程序的基本结构.ppt

结构体命名： 遵循标识符的命名规则，一般建议按照一定的惯例进行命名： behavioral/behave --行为描述方式 dataflow/rtl --数据流描述方式 structural/structure --结构化描述方式 bool --用数学表达方式 latch --功能 北京工业大学实验学院 结构体声明语句： 对结构体内部所使用的信号、变量、常数、元件、子程序声明等进行定义。和实体中端口说明一样，也应该含有信号名称和数据类型的说明，但由于所定义的信号是结构体内部使用的信号，因此不需要进行端口模式的说明。定义格式如下： SIGNAL nesl： bit; 并行描述语句： 结构体中主要包括进程语句、信号赋值语句、块语句、子程序调用语句和元件例化语句等。 北京工业大学实验学院 行为描述方式： 对设计实体的数学模型的描述，是一种抽象描述（不针对器件，不考虑实体的电路组织和门级实现），是整体设计功能的定义，高层次描述。只需注意正确的实体行为，准确的数学模型和精确的输出结果。 寄存器传输（数据流）描述方式： 按照从信号到信号的寄存器传输路径行使进行描述的方式。优点在于很容易进行逻辑综合，缺点是硬件水平要求较高。 结构描述方式： 在层次化结构设计中，高层次的设计模块调用低层次的设计模块，或者直接用门电路设计单元来构成一个复杂的逻辑电路的描述方法。采用结构描述方式时，如果想要引用库中不存在的模块或元件时，必须先创建。 北京工业大学实验学院 结构体的三种描述方式 一个完整VHDL电路设计必须有一个实体和对应的结构体，即实体和结构体对构成一个完整的VHDL设计（一个实体可对应一个结构体或多个结构体，即一个实体可以有不同的描述方式）。 作用： 当实体有多个结构体时，系统默认实体选用最后一个结构体，利用配置语句可以任意选择采用哪一个结构体。 定义格式： CONFIGURATION 配置名 OF 实体名 IS FOR 选配结构体名 END FOR； END [配置名]; 北京工业大学实验学院 5、配置 LIBRARY std; USE std.standard.ALL; --库和程序包 ENTITY and2 IS PORT(a : IN bit; b : IN bit; c : OUT bit); END and2; --实体定义 ARCHITECTURE Na OF and2 IS BEGIN c = ‘0’ WHEN a=’0’ AND b = ‘0’ ELSE ’0’ WHEN a=’1’ AND b = ‘0’ ELSE ’0’ WHEN a=’0’ AND b = ‘1’ ELSE ‘1’; END Na; --结构体Na 北京工业大学实验学院 输入与门 a b c VHDL程序举例1 ARCHITECTURE Nb OF and2 IS BEGIN c = a AND b; END Nb; --结构体Nb CONFIGURATION s1 OF and2 IS FOR Na END FOR; END CONFIGURATION s1; --结构体配置结束 北京工业大学实验学院 北京工业大学实验学院 VHDL程序举例2—全加器 LIBRARY IEEE; USE IEEE.std_logic_1164.all; ENTITY fa IS PORT (a,b,ci: IN std_logic; s,co : OUT std_logic); END fa; ARCHITECTURE dat1 OF fa IS BEGIN s=a XOR b XOR ci; co=(a AND b) OR (a AND ci) OR (b AND ci); END dat1; 北京工业大学实验学院 为了使设计能够更直接地反映晶体管电路的构成，应该将异或门用基本的与门和或门替代： ARCHITECTURE dat2 OF fa IS BEGIN s=(a AND b AND ci) OR (a AND (NOT b) AND (NOT ci)) OR ((NOT a) AND b AND (NOT ci)) OR ((NOT a) AND (NOT b) AND ci); co=(a AND b) OR (a AND ci) OR