第二章计算机系统组成与工作原理 PPT课件.ppt

计算机系统的基本结构与组成 冯·诺依曼结构及其改进 计算机工作原理（模型机） 计算机系统的多层结构 2.2 计算机体系的工作原理 微计算机组成原理 CPU 存储器组织 CPU指令集 指令类型、格式、寻址方式，RISC或CISC策略 存储器系统 分级实现系统需求（寄存器、高速缓存、主存、辅存） 运算器+控制器+寄存器=CPU 总线结构 并行处理技术 CISC与RISC (Complex Instruction Set Computer Reduced Instruction Set Compute) 流水线结构（指令并行） 把一个复杂的过程分解为若干子过程（工序），每个子过程由专门的功能部件完成 工序划分越细，则只完成更简单的任务 各工序用相同的时间完成该阶段任务 存储器子系统 虚拟内存 ④ ③ ② ① SUB R8,R7 ④ ③ ② ① ADD R6,R5 ① ① ① ② ② ① ② ③ ③ ② 等待 ④ 等待 ④ DIV R2,R1 ④ ③ ADD R3,R2 MOV R3,R5 ③ MUL R4,R3 9 8 7 6 5 4 3 2 1 周期 乱序流水线——指令乱序执行，减少冲突 超标量流水线 寄存器重定向 1# 2# 超标量结构 两条输入流水线 三条执行流水线 用于执行不需要访问存储器的指令 可处理所有需要或不需要访问存储器的指令 可用于进行乘、除类较复杂的算术运算 寄存器组 高速缓存Cache 系统主存储器 次级存储器 容量 速度 小 大 慢 快 形成统一的存储系统，兼顾速度、容量、价格需求 层次结构 CPU RAM CACHE 命中率与数据访问局部性(locality) 加载一个地址的数据之后，继续加载它附近的数据 (空间局域性) 在加载一个地址的数据之后，短时间内重新加载这块数据 (时间局域性) 高速缓存——解决处理速度与存储速度的矛盾 应用软件 编译器 汇编器 数据库管理系统 操作系统 设备驱动程序 Web浏览器 中断服务程序 异常事件处理机构 指令系统 CPU 高速缓存 RAM I/O子系统 通信子系统 I/O设备 通信设备 用户接口 系统调用接口 I/O和通信接口 外部设备 硬件系统 系统软件 2.1 计算机系统结构与组织模型 数字逻辑层（硬连逻辑） 微体系结构层（微程序） 硬 核 层 指令系统层（机器指令） 操作系统层 语言处理层（解释、编译） 用户程序层（编程语言） 系统分析层（数学模型、算法） 输入设备 存储器 运算器 控制器 输出设备 由运算器、控制器、存储器、输入设备和输出设备五大部分组成； 数据和程序以二进制代码形式无区别存放； 控制器根据存放在存储器中的程序来工作（串行执行，指令驱动）。 冯·诺依曼体系特征 ——体系结构中各部件的功能及互联 MPU RAM ROM I/O接口 外设 AB DB CB 微处理器MPU包含运算器和控制器，是微机系统的核心部件。称为中央处理单元(CPU) 存储器用来存放数据和程序；分为只读存储器ROM(Read Only Memory) 和随机存取存储器RAM(Random Access Memory) 输入输出接口又称为I/O接口(Input/Output interface)，是微机系统与外部设备交换信息的电路和通道。 传统意义的三总线，看成CPU引脚的延伸 总线结构 MPU RAM ROM I/O接口 外设 AB DB CB 1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。 2 传统意义观点，组成微机系统的各部分通过地址总线AB、数据总线DB和控制总线CB联系在一起。 数据总钱DB（Data Bus）用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备读入数据，又可通过DB将内部数据送至内存或输出设备。 地址总线AB（Address Bus）用于传送CPU发出的地址信息，是单向总线。目的是指明与CPU交换信息的内存单元或I/O设备。 控制总线CB（Control Bus）用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但作为一个整体则是双向的，所以在各种结构框图中，凡涉及到控制总线CB，均以双向线表示。 MPU M I/O 总线 单总线 MPU I/O M 存储器总线 I/O总线 双总线 MPU 局部I/O 局部M 缓冲器 总线控 制逻辑 全局 全局 M I/O DMA控制器 双重总线 局部总线 全局总线 暂存器 ALU 状态标志寄存器 寄存器组 ALU bus 寄存器组、暂存器为ALU提供操作数和结果存放 ALU ( Arithm