计算机组成原理实验指导书2009(修订版) (修复的).doc

目 录　 目 录 I　　 1 　　 1.1 1 　 1　　 1 　　 1 　 1 　 2 　 4 　 4 　 1.2 5 　　　 5 　　　 5 　 5　　 5 　　 6 　 7 　　 7 　　　1.3移位运算实验 8 　　　 8　　　 8 　 8　　 8 　　　 8 　　 9 　　　 9 　 1.4 10 　　　 10 　 10　 10　　　 10 　　　 11 　 12 　　　 12 　　 1.5 13　　 13　 13　 13　　　 13 　　 14　 15 　　 15 　 1.6 16 　　 16 　　 16 　 16 　　　 16 　 16　　　 18 　 18 　　　 1.7 19　　 19 　　　 19 　 19 　　　 19 　　 19 　 20 　　 21 　　 21　 1.8 22 　 22　　 22　 22　　 22　 23 　　　 27 　　 27 　 1.9 28 　 28 　　 28 　　　 28 　 28　　 30 　　 30 　　 30 　　 31　 2.1 31　 31　　　 31 　　　 31 　　 31 　 35 　 38　　　 38　　　 2.2 39 　　　 39 　 39 　 39 　　　 39　　 39 　　　 44　 44 　　　 2.3 45 　 45 　 45 　 45 　 46 　　　 46 　 47 　　 47 　　 52 　　 52 　　　 2.4 53 　　　 53 　　　 53 　　　 53 　 53 　 55 　　　 56 　 56 　　　 57 　　 3.18255并行口实验 57 　 57 　　　 57 　　 57 　 57 　　 59 　 62 　　 62 　　 3.28253定时器/计数器实验 63 　 63 　 63 　 63　　 63 　　　 64 　　 66 　　 66 　　 3.3 8259 67 　　　 67 　　 67 　　 67 　　 67 　　 70 　　 73 　 73 　　 　　　 附录1 实验绍　　　附录2 联机软件操作说明 83 　　　 MAX+PLUSII软件使用说明 87 　 130 　　　 　　　　　　 　 1、掌握简单运算器的组成以及数据传送通路。　　 2、验证运算功能发生器（74LS181）的组合功能。　　　　　　　　　ZY15CompSys12BB 计算机组成原理及系统结构教学实验箱 一台　 2、排线 若干　　 　 四、实验原理　 实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。　　 　 图1-l 运算器数据通路图　　 图1-2中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除T4为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、SW_G各电平控制信号与开关单元中的二进制数据开关进行跳线连接,其中ALU_G、SW_G为低电平有效，LDDR1、LDDR2为高电平有效。按动微动开关START，即可获得实验所需的单脉冲。　　　、　　　 算术逻辑运算实验接线图　 2、 STEP”,SP05打在“NORM”状态，然后按下图所示步骤进行。　　 上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控制台单元的触动开关START来产生的。　 置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。当设置S3、S2、S1、S0、M、CN的状态为111111时，数据单元的指示灯显示DR1中的数；而设置成101011时，数据单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。　 3、 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）　　 74LS181的功能见表1-1，可以通过改变S3 S2 S1 S0 M CN