华南理工大学-数字逻辑（中文版）复习大纲2.docVIP

2009级数字逻辑复习大纲 本课程掌握要点： 1．数制和编码 （1）数制转换 （2）编码。 包括： 表1－1（8421码,2421码，余3码），表1－2（格雷码） 2．布尔代数 （1）布尔代数定律：表2－10，吸收率，多余项定律，交叉互换律 （2）三个规则：代入规则，反演规则，对偶规则 （3）逻辑函数证明：真值表法，公式规则证明法 （4）逻辑化简：公式化简法，卡诺图，利用无关项卡诺图化简 3．组合逻辑 （1）组合逻辑电路分析 （2）组合逻辑电路设计 （3）了解逻辑函数的变换(P52) （4）组合逻辑构件 (a)译码器，会用译码器实现逻辑电路。 (b)数据选择器，会用译码器实现逻辑电路。 (c)了解加法器，编码器，数据选择器，数据分配器的功能，如何应用。 （5）竞争与冒险，会识别出竞争与冒险现象。 4.时序逻辑 （1）掌握JK触发器，D触发器，T触发器的特征方程，逻辑图。 （2）时序逻辑分析，会分析用JK触发器，D触发器组成的时序逻辑电路。 会写出激励方程，输出方程，次状态方程；从而得到状态表（状态转换表），状态图，时序波形图。 （3）时序逻辑电路设计，会用分别利用Moore 和 Mealy 状态机实现一个时序逻辑的设计。 (a)会根据实际问题，画出时序状态转移图（保证最简）。 (b)会根据状态转移图，状态编码和并会利用D触发器建立出时序逻辑电路图。 （4）了解常用同步时序逻辑电路的功能和特点：寄存器，触发器、锁存器。 （5）时序逻辑构件：计数器 (a)什么是同步/异步置位、什么是同步/异步清零。 (b)会设计任意进制的计数器。 5.可编程逻辑 (1)存储器的种类：SRAM、DRAM、ROM、PROM、EPROM、EEPROM、Flash，它们的特点。 (2)了解存储器扩展，位和字扩展。 (3)可编程逻辑构件。了解PAL、PLA、GAL、FPGA、CPLD的概念和特点。 6．可编程逻辑语言 主要掌握VHDL语言，掌握VHDL语言的主体结构（包括Entity 和Architecture）。 VHDL语言三种设计模式：数据流，行为模式、结构化。会用VHDL语言描述逻辑函数（真值表），触发器，状态机（moore和mealy）。 附件： 部分复习参考习题（仅供参考）： 数制与编码 1．考点： （1）几种常用的计数体制，十进制、二进制、十六进制、八进制。 （2）不同数制之间的相互转换 （3）数制之间的加减。 2．练习题： （1）将十进制数241转化为二进制数。 （2）将16进制数20转为十进制数。 二．逻辑代数 1．考点： （1）逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。 表一 逻辑代数的基本公式 逻辑代数的基本规则： a.代入规则 对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。 例如，在反演律中用BC去代替等式中的B，则新的等式仍成立： b. 对偶规则 将一个逻辑函数L进行下列变换： ·→＋，＋ →· 0 → 1，1 → 0所得新函数表达式叫做L的对偶式.。 对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。 基本公式中的公式l和公式2就互为对偶 式。 c. 反演规则 将一个逻辑函数L进行下列变换： ·→＋，＋ →· ； 0 → 1，1 → 0 ； 原变量 → 反变量， 反变量 → 原变量。所得新函数表达式叫做L的反函数。 利用反演规则，可以非常方便地求得一个函数的反函数。 （2）可用两种方法化简逻辑函数，公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。 合并项法 吸收法 消去法 配项法 卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。 2．练习题： （1）利用公式证明下列等式： （2）化简逻辑函数： (3)用卡诺图化简逻辑函数： 三．组合逻辑电路的分析和设计 1．组合逻辑电路的分析： 例：组合电路如图所示，分析该电路的逻辑功能。 2．组合逻辑电路的设计： 画出逻辑电路图： 利用VHDL语言来实现： entity test is port (A,B,C :in STD_LOGIC; L : out