数电课件 第六节时序逻辑电路.pptVIP

数电课件 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 （1）根据给定的逻辑功能建立原始状态图和原始状态表 ① 明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号； ② 找出所有可能的状态和状态转换之间的关系。 ③ 根据原始状态图建立原始状态表。 （2）状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简。 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 （3）状态编码（状态分配）：给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， 2n-1 M ≤ 2n （M:状态数；n：触发器的个数） （4）选择触发器的类型，确定数目n。 （5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和激励方程。 （6）根据输出方程和激励方程画出逻辑图，检查电路能否自启动。 6.3.2 同步时序逻辑电路设计举例 例：设计一序列脉冲检测器，要求连续输入110，输出1，否则输出0。 解： （1）根据给定的逻辑功能建立原始状态图或原始状态表。 S0：输入为0时电路状态（初始状态）； S1：收到一个1时的状态； S2：连续收到11时的状态； S3：连续收到110时的状态。 由题意，该电路有一个输入（X） 、一个输出（Z）。根据分析，电路有四个状态，分别设定如下： 状态转换情况 （2）状态化简 S0和S3是等价状态：当输入X=0时，输出Z都为0，且次态转向S0；当输入X=1时，输出Z都为0，且次态转向S1 。 （3）状态编码、编码状态表和编码状态图 编码 状态S 11 S2 01 S1 00 S0 11 /0 00 / 1 11 11 /0 00 / 0 01 01 /0 00 / 0 00 X=1 X=0 Q1n+1 Q0n+1 ／Z 现态 Q1Q0 （4）选择触发器 选用JK触发器，个数为2个。 （5）确定各触发器的驱动方程及电路的输出方程： ① 由JK触发器的功能表列激励表（驱动表）： 1 0 0 1 1 1 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 Qn+1 Qn K J 0 × 1 1 1 × 0 1 × 1 1 0 × 0 0 0 K J Qn+1 Qn 激 励 表 11 /0 00 / 1 11 11 /0 00 / 0 01 01 /0 00 / 0 00 X=1 X=0 Q1n+1 Q0n+1 ／Z 现态 Q1Q0 ② 根据编码状态表和激励表，画各触发器驱动信号及电路输出信号的真值表。 0 × 0 × 0 1 1 1 1 1 0 × × 1 0 1 1 1 0 1 × 1 × 0 0 1 0 0 0 1 1 × 1 × 1 0 0 1 1 0 1 × × 0 0 0 0 1 0 0 × 0 × 0 0 0 0 0 0 0 K0 J0 K1 J1 Z Q0n+1 Q1n+1 Q0n Q1n X 驱动信号 输出 次态 现态 输入 0 × 1 1 1 × 0 1 × 1 1 0 × 0 0 0 K J Qn+1 Qn 激 励 表 11 /0 00 / 1 11 11 /0 00 / 0 01 01 /0 00 / 0 00 X=1 X=0 Q1n+1 Q0n+1 ／Z 现态 Q1Q0 ⑶ 利用卡洛图化简各触发器J、K端和电路输出端Z的逻辑表达式，得各触发器的驱动方程及电路的输出方程。 0 × 0 × 0 1 1 1 1 1 0 × × 1 0 1 1 1 0 1 × 1 × 0 0 1 0 0 0 1 1 × 1 × 1 0 0 1 1 0 1 × × 0 0 0 0 1 0 0 × 0 × 0 0 0 0 0 0 0 K0 J0 K1 J1 Z Q0n+1 Q1n+1 Q0n Q1n X 驱动信号 输出 次态 现态 输入 6．画逻辑电路 检查自启动 当电路进入无效状态10后，由触发器驱动方程和输出方程知： ① 若X=0，则次态为00；若X=1，则次态为11。这两种次态均为有效状态，电路能自动进入有效序列； ② 但从输出 上看，若电路在无效状态10，当X=0时，Z=1，这是错误的。为了消除这个错误，需对输出方程作适当修改，将输出信号卡洛图中的无关项不包含在圈内，则输出方程变为 按上述方程修改电路，则电路能自启动。 ③ 电路无自启动能力的处理方法：在驱动信号的卡洛图包围圈内，对无效状态的处理作适当修改，即原来取1画入包围圈的，可试改为取0而不