第6章 时序逻辑电路的分析及设计.ppt

（3）选择触发器。选用D触发器。 （4）求各触发器的驱动方程 和进位输出方程。 （5）根据D触发器的驱动表写出各触发器的驱动卡诺图： （6）画逻辑电路图： 利用逻辑分析的方法画出电路完整的状态图。 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 画出电路的次态卡诺图。 进位输出方程。 利用逻辑分析的方法画出电路完整的状态图。 三位加法计数器 当计数脉冲输入时 0 0 0 QC QB QA 1 1 1 状态变化 1 二进制计数器 (1) 异步二进制计数器 1J、1K端悬空相当于接1 则CP脉冲来一个，触发器计数翻转一次。 图中触发器是下降沿触发，低一位的Q输出作为其高一位的CP脉冲输入，称为异步计数器或串行计数器。 触发器状态方程 QA 1J 1K C1 A QB 1J 1K C1 B QC 1J 1K C1 C 计数脉冲 用JK(T’)触发器构成3位异步二进制加法计数器 QA QB QC 计数脉冲 波形图（时序图） 1 2 3 4 5 6 11 12 13 14 15 16 7 8 9 10 QA 1J 1K C1 A QB 1J 1K C1 B QC 1J 1K C1 C 计数脉冲 结论: 计数器的功能：不仅可以计数也可作为分频器。 QA QB QC 计数脉冲 1 2 3 4 5 6 11 12 13 14 15 16 7 8 9 10 3tpd 异步计数脉冲的最小周期 Tmin=n tpd。（n为位数） 电路工作频率 如考虑每个触发器都有1tpd的延时，电路会出现什么问题？ T’触发器构成4位异步二进制加法计数器 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器 74HC/HCT393引脚 1C 1CR 1QA 1QB 1QC 1QD GND VCC 2C 2CR 2QA 2QB 2QC 2QD QA QB QC QD CP CLEAR QA QB QC QD CP CLEAR 传输延迟时间典型值 在 5V、25℃工作条件下，4HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 异步计数器缺点： 速度慢 异步计数器从计数脉冲进入（即计数器开始计数）到最后一个触发器翻转到规定的状态，需要花费较长的时间。计数器位数越多，累计的翻转时间越长。 为了提高计数器的工作速度，采用同步式计数器。 规律： 则计数脉冲到来时，QB发生翻转 QA也翻转 QA=1 QA=1 QA=1 QA=1 三位二进制加法计数 (2) 同步二进制加计数器 利用该特点，可构成二进制同步计数器。 则计数脉冲到来时，QC发生翻转 QA和QB也翻转 QAQB=11 QAQB=11 三位二进制加法计数 触发器的激励函数 计数脉冲 1J 1K C1 QA A 1J 1K C1 QB B 1J 1K C1 QC C QA QB QC 同步计数器特点： 触发器同时翻转，计数速度快 要求计数脉冲CP具有较大的驱动能力。 采用JK→T触发器 用JK(T)触发器构成3位同步二进制加法计数器 Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0可采用T=1的T触发器 FF1可采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2可采用T= Q0Q1的T触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3可采用T= Q0Q1Q2的T触发器 四位同步二进制加计数器 D触发器组成T触发器 1 D C1 T Q = Q CP 0 0 1 0 1 D C1 T Q = Q CP 0 0 1 1 1 D C1 T Q = Q CP 1 0 1 1 1 D C1 T Q = Q CP 1 0 0 1 1 Q不变 Q翻转 0 作业：P323 6.3.4 选做作业：6.3.6 6. 4 异步时序逻辑电路的分析 6. 4 异步时序逻辑电路的分析 一. 异步时序逻辑电路的分析方法： 分析步骤: 3.确定电路的逻辑功能。 2.列出状态转换表或画出状态图和波形图； 1. 写出下列各逻辑方程式： b)触发器的激励方程； c) 输出方程 d)状态方程 a)时钟方程 （1）分析状态转换时必须考虑各触发器的时钟信号作用情况 有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持