Verilog语言及FPGA数字逻辑设计_TimeQuest_LogicLock_design-Partition应用.pptxVIP

下载本文档

3
0
约2.18千字
约 98页
2018-06-12 发布于安徽
举报
版权申诉

Verilog语言及FPGA数字逻辑设计_TimeQuest_LogicLock_design-Partition应用.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Verilog HDL与FPGA数字逻辑设计 TimeQuest LogicLock Design Partitions;报告组成;对听众要求;数字逻辑电路;组合电路：基本逻辑门;组合电路：基本逻辑门;组合电路：其他逻辑门;常用组合电路：译码器;输入;74138逻辑图;常用组合电路：数据选择器;常用组合电路：数据选择器;74153的1/2逻辑图;常用组合电路：加法器;常用组合电路：加法器;常用组合电路：加法器;常用组合电路：数值比较器;常用组合电路：数值比较器;竞争与冒险;“1”冒险：L=AA*;组合电路：小结;时序数字电路;触发器;同步/异步时序数字电路;同步/异步时序数字电路;流水线;Verilog HDL;Verilog代码风格;三态门;三态门;三态门;内部总线挂接;流水线;流水线;流水线;状态机;状态机：注意事项;状态机：注意事项;状态机;状态机：default;case与if-else;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例2：时钟测脉宽;例2：时钟测脉宽;例3：default的含义;例3：default的含义;例3：default的含义;例4：同步的缺点——延时;例4：同步的缺点——延时;例5：竞争与冒险;例5：竞争与冒险;例5：竞争与冒险;小结;时序分析基础;时序分析基础;输入延时（Input Delay）;输入延时（Input Delay）;输入延时：练习;输出延时(Output Delay);伪路径(False Path);小结;参考资料;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;困扰设计者的问题已经FGPA上测试成功的电路，在源代码不改变的情况下，仅仅修改别处的逻辑：如（1）添加其它模块、（2）改变管脚分配或（3）修改其它模块中的逻辑，编译后发现原来的电路性能大幅下降，甚至无法正常工作。原因分析逻辑发生改变后，适配器（Fitter）会对原来的布局布线结果进行调整，导致前后布局布线结果不同，影响了设计性能。解决办法：将测试成功逻辑的布局布线结果锁定，以后编译时适配器就不会修改原来的结果，保证性能不受其它逻辑变化的影响。 ;LogicLock和Design Partitions的应用;LogicLock的功能：在布局时，把逻辑模块（module）在FPGA内部所占用的面积的大小和位置都锁定。 Design Partitons：在LogicLock固定布局的基础上，把模块布线的结果也固定。问题：布局确定VS布局布线全确定：区别？只固定布局，不固定布线，每次编译后电路的性能会由于布线结果的改变而不同，如速度下降或时序不满足。;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;（2）LogicLock区域的相关知识 ;（2）LogicLock区域的相关知识 ;（3）创建Design Partitions ;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;总结在LogicLock中为逻辑模块创建LogicLock区域。在Design Partitions中为逻辑模块创建Partition。编译、测试。测试成功后，在LogicLock中锁定布局区域。在Design Partitions中锁定布线信息。注意 Design Partitions最好和LogicLock配合使用，尽管不是必须这样做。锁定太多的逻辑模块，会限制Fitter对逻辑进行优化的操作，需要权衡其中的利弊。 ;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;Partitions的直接导入/导出;总结 LogicLock可以通过“反标注”的方式也可以实现布线信息的锁定，但不推荐这样做。 Logi