基于FPGA的数字存储示波的设计毕业设计.docVIP

天津职业技术师范大学 Tianjin University of Technology and Education 毕 业 设 计 专 业：应用电子技术教育 班级学号： 学生姓名： 指导教师： 二○一 一年 六 月  天津职业技术师范大学本科生毕业设计 基于FPGA的数字存储示波器的设计 Design a digital oscillograph based on FPGA 专业班级： 学生姓名： 指导教师： 学 院：电子工程学院 年 月 摘 要 本文介绍了一台以FPGA为处理核心的双通道数字存储示波器的设计。设计中模拟通道采用OPA657为阻抗变换缓冲级，提供1TΩ的输入阻抗，VCA824作为增益控制实现了宽带宽，宽范围输出。再由THS4500驱动 ADC ADS831，实现了80Msamp/s采样率，模拟通道的带宽限制为10MHz。数字处理采用SOPC技术，在FPGA内部构建采样FIFO，及数据流触发及分析逻辑，FPGA内建的以NiosII为核心作为处理核心。此示波器的单通道存储深度为8Ksamp，波形刷新率为15帧每秒，具有一定的实时性。操作界面采用TFT240X320显示波形，全触摸控制。波形移动拉伸还有其他控制都通过触摸滑动触摸屏，带来了不一样的操作感受。示波器的制作成模块化功能板，分为模拟通道，控制板，数字核心板，显示控制板。示波器的硬件也成为了一个高速数据采样的开发平台。 关键词： 示波器；FPGA；增益控制；触发电路；触摸屏 ABSTRACT This paper introduces a for processing the core with FPGA dual channel digital storage oscilloscope design. By simulating the channel OPA657 design for impedance transformation buffer level, provide the input impedance 1TΩ,VCA824 as gain control realized broadband wide, wide range output. By THS4500 drive ADC ADS831 again, realized 80Msamp/s sampling rate, simulation channel bandwidth limitations for 10MHz. Digital processing with the SOPC technology, The FPGA internal construction, and data sampling FIFO flow trigger and analysis of logic, The FPGA built-in to NiosII as the core as processing core. The depth of the single channel storage oscilloscope for 8Ksamp, waveform refresh rate of 15 frames per second, has certain real-time. By TFT240X320 operation interface, the touch display waveform control. Waveform tensile and other control movement by touching sliding touch-screen, brought different operating experience. Oscilloscope production into modular function board, divided into analog channels, control panel, digital core board, display panel. Oscilloscope hardware also became a high-speed data sampling development platform. Key Words：Oscilloscope; FPGA; Gain control; Trigger circuit; Touch screen目 录 1 项目背景 - 1 - 1.1 示波器简介 - 1 - 1.2 示波器发展现状 - 2 - 2 数字存储示波器实现方案 -